減少PCB電磁干擾的一些方法，你知道嗎？

減少PCB電磁干擾有什么技巧嗎?現(xiàn)如今，隨著元器件速度的提升，EMI變得越來越嚴(yán)重，并表現(xiàn)在很多方面上(例如互連處的電磁干擾)，高速器件對(duì)此尤為敏感，它會(huì)因此接收到高速的假信號(hào)，而低速器件則會(huì)忽視這樣的假信號(hào)。同時(shí)，EMI還威脅著電子設(shè)備的安全性、可靠性和穩(wěn)定性。因此，在設(shè)計(jì)電子產(chǎn)品時(shí)，PCB板的設(shè)計(jì)對(duì)解決EMI問題至關(guān)重要。

電磁干擾(EMI)

電磁干擾(EMI，Electro MagneTIc Interference)，可分為輻射和傳導(dǎo)干擾。輻射干擾就是干擾源以空間作為媒體把其信號(hào)干擾到另一電網(wǎng)絡(luò)。而傳導(dǎo)干擾就是以導(dǎo)電介質(zhì)作為媒體把一 個(gè)電網(wǎng)絡(luò)上的信號(hào)干擾到另一電網(wǎng)絡(luò)。在高速系統(tǒng)設(shè)計(jì)中，集成電路引腳、高頻信號(hào)線和各類接插頭都是PCB板設(shè)計(jì)中常見的輻射干擾源，它們散發(fā)的電磁波就是電磁干擾(EMI)，自身和其他系統(tǒng)都會(huì)因此影響正常工作。

針對(duì)EMI的PCB板設(shè)計(jì)技巧

1、共模EMI干擾源(如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降)

在電源層用低數(shù)值的電感，電感所合成的瞬態(tài)信號(hào)就會(huì)減少，共模EMI從而減少。

減少電源層到IC電源引腳連線的長(zhǎng)度。

使用3-6 mil的PCB層間距和FR4介電材料。

2、減小環(huán)路

每個(gè)環(huán)路都相當(dāng)于一個(gè)天線，因此我們需要盡量減小環(huán)路的數(shù)量，環(huán)路的面積以及環(huán)路的天線效應(yīng)。確保信號(hào)在任意的兩點(diǎn)上只有唯一的一條回路路徑，避免人為環(huán)路，盡量使用電源層。

3、濾波

在電源線上和在信號(hào)線上都可以采取濾波來減小EMI，方法有三種：去耦電容、EMI濾波器、磁性元件。EMI濾波器如下圖所示。

4、電磁屏蔽

盡量把信號(hào)走線放在同一PCB層，而且要接近電源層或接地層。

電源層要盡量靠近接地層

5、零件的布局 (布局的不同都會(huì)影響到電路的干擾和抗干擾能力)

根據(jù)電路中不同的功能進(jìn)行分塊處理(例如解調(diào)電路、高頻放大電路及混頻電路等)，在這個(gè)過程中把強(qiáng)和弱的電信號(hào)分開，數(shù)字和模擬信號(hào)電路都要分開。

各部分電路的濾波網(wǎng)絡(luò)必須就近連接，這樣不僅可以減小輻，這樣可以提高電路的抗干擾能力和減少被干擾的機(jī)會(huì)。

易受干擾的零件在布局時(shí)應(yīng)盡量避開干擾源，例如數(shù)據(jù)處理板上CPU的干擾等。

6、布線的考慮(不合理的布線會(huì)造成信號(hào)線之間的交叉干擾)

不能有走線貼近PCB板的邊框，以免于制作時(shí)造成斷線。

電源線要寬，環(huán)路電阻便會(huì)因而減少。

信號(hào)線盡可能短，并且減少過孔數(shù)目。

拐角的布線不可以用直角方法，應(yīng)以135°角為佳。數(shù)字電路與模擬電路應(yīng)以地線隔離，數(shù)字地線與模擬地線都要分離，最后接電源地。

7、增加PCB板的介電常數(shù) / 增加PCB板的厚度

增加PCB板的介電常數(shù)，可防止靠近板的傳輸線等高頻部分向外輻射;增加PCB板的厚度，盡量減小微帶線的厚度，可以防止電磁線的外溢，同樣可以防止輻射。減少電磁干擾(EMI)是PCB板設(shè)計(jì)中重要的一環(huán)，大家在設(shè)計(jì)時(shí)要多加考慮。以上就是減少PCB電磁干擾的一些方法，希望能給大家?guī)椭?