拉普拉斯算子的FPGA實現(xiàn)方法

在圖像處理系統(tǒng)中常需要對圖像進行預處理。由于圖像處理的數(shù)據(jù)量大，對于實時性要求高的系統(tǒng)， 采用軟件實現(xiàn)通常難以滿足實時性的要求。Altera的QuartusⅡ作為一種可編程邏輯的設計環(huán)境，由于其強大的設計能力和直觀易用的接口，越來越受 到數(shù)字系統(tǒng)設計者的歡迎。QuartusⅡ支持Altera的IP核，包含了LPM／Megafunctions宏功能模塊庫，設計者只需要選取設置這些 功能模塊的相關參數(shù)就可以在程序中調(diào)用，從而使用戶可以充分利用成熟的模塊，大大簡化了設計的復雜性，加快了設計速度。

拉普拉斯算子是一種重要的圖像增強算子，它是一種各向同性濾波器，即濾波器的響應與濾波器作用圖像的突變方向無關，而且實現(xiàn)簡單，被廣泛用于圖像銳化和高頻增強等算法中。

在此，提出一種使用QuartusⅡ開發(fā)環(huán)境的Megafunctions功能模塊實現(xiàn)拉普拉斯算子的方案，可以做到實時增強圖像的高頻細節(jié)。

拉普拉斯算子是各向同性線性算子，二元函數(shù)f(x，y)的拉普拉斯變換定義為：

基本高通濾波模板中所有系數(shù)的和為0，如果在模板所覆蓋的區(qū)域內(nèi)像素的灰度值都相同或者灰度值的變化較為緩慢．則模板的輸出為0或輸出很小。人們常用的高通提升濾波方法，就是將原圖像乘以一個放大因子A，再減去低通濾波圖像。高通提升濾波可以表示為： 

高通提升濾波圖像=A×原圖像-低通濾波圖像=(A-1)×原圖像+原圖像-低通濾波圖像=(A-1)×原圖像+高通濾波圖像
即：

式中：當A=1時，高通提升濾波就是基本的高通濾波；當A>1時，部分原圖像被加到高通濾波的結(jié)果上，這就恢復了部分高通濾波中丟失的低頻成分。因此，經(jīng)過高通提升濾波的圖像與原圖像更加相像，同時又對圖像的邊緣進行了增強。

進行模板卷積的主要步驟為：

    (1)將模板在圖中漫游，并將模板中心與圖中某個像素位置重合；
    (2)將模板上系數(shù)與模板下對應像素相乘；
    (3)將所有乘積相加；
    (4)將和(模板的輸出響應)賦給圖中對應模板中心位置的像素。

當模板遍歷圖像中的每個像素就得到圖像濾波結(jié)果。實現(xiàn)Laplacian高通提升濾波的模板如圖1所示。

文獻[2]的實驗證明，使用圖1(a)所示掩模能得到更好的銳化效果，所以在硬件實現(xiàn)時使用該掩模。實驗中取A=1。

使用Laplacian算子濾波是將模板與圖像做卷積運算，然后將得到的結(jié)果取絕對值后，再進行防治溢出(灰度值大于255)處理。所以在用硬件實現(xiàn)Laplacian算子時可分成三個步驟：構造模板；使用模板對圖像進行卷積運算；對卷積后的結(jié)果做后處理。

2．1 硬件數(shù)據(jù)緩存模塊

要想得到3×3的方形模板窗，需要使用數(shù)據(jù)緩存器，在該設計中，調(diào)用宏功能模塊中的Shift register功能模塊就能實現(xiàn)這一功能，十分方便。

Shift register功能模塊，是一個可配置的具有抽頭(taps)輸出的移位寄存器，可實現(xiàn)功能如圖2(b)所示。

以處理大小為256×256的8位灰度圖像為例進行討論。在對移位寄存器進行配置時，shiftin，shiftout設置為8位，3個抽頭。相鄰兩個抽頭相距256。為了方便控制，還需要為該模塊添加時鐘控制信號，如圖2(a)所示。

圖2(b)中的行緩沖器分別是由256個8位移位寄存器構成的寄存器鏈。當圖像的第N行數(shù)據(jù)在像素時鐘同步下輸入到行緩沖器1后，隨著第N+1行圖像數(shù)據(jù) 輸入到行緩沖器2中，第N行的圖像數(shù)據(jù)依次存入，而當?shù)贜+2行圖像數(shù)據(jù)存入行緩沖器1后，行緩沖器2和行緩沖器3中分別存放的是第N+1行和第N行的圖 像數(shù)據(jù)，從而實現(xiàn)緩沖圖像數(shù)據(jù)的功能。這樣在像素時鐘的同步下，第N，N+1，N+2行的同一列數(shù)據(jù)分別從taps0x，taps1x，taps2x端輸 出，為構造3×3模塊提供了數(shù)據(jù)準備。

2．2 卷積計算模塊

圖 3是3×3圖像卷積運算的原理圖。可以看出，為了實現(xiàn)卷積運算需要做乘法和加法運算，如果直接采用分立的D觸發(fā)器和加法器以及乘法器來完成卷積運算，結(jié)構 會很復雜。在此，采用宏功能模塊中的可編程乘加器模塊和可編程多路并行加法器模塊Parallel_add實現(xiàn)卷積運算，大大簡化了設計。

使用可編程多路并行加法器Parallel_add宏功能模塊時，可以自由設計輸入數(shù)據(jù)位寬，累加數(shù)據(jù)個數(shù)，定義累加輸入數(shù)據(jù)類型，定義時鐘控制端口，增 加異步清零端口等，能快速便捷地生成所需的加法器模塊。為了實現(xiàn)卷積運算中的加權和運算，宏功能模塊生成的3個乘加器，每個乘加器包含3個乘法器和1個加 法器，如圖4所示。圖像數(shù)據(jù)從dataa依次輸入，數(shù)據(jù)分別與固定的模板系數(shù)datab_0，datab_1，datab_2相乘。在該實驗中，使用 Verilog HDL語言為各datab設值，各值分別對應模板中的權值，并將結(jié)果送給加法器完成加法運算。

當采用3個這樣類似的Altmult_add模塊并聯(lián)時，便可實現(xiàn)Laplacian算子的運算。

完成圖像卷積后需要對結(jié)果進行處理，以防止結(jié)果出現(xiàn)負值或超過255范圍。使用QuartusⅡ提供的Lpm_abs宏功能模塊計算絕對值，可以解決出現(xiàn)負值問題，而對超過255的值則均設定為255。

另外，自定義模塊如圖5所示，將它存于自定義宏功能庫中，在以后的設計時，只需修改相關參數(shù)即可方便的調(diào)用。

2．3 實驗結(jié)果

圖6(a)為一幅256×256的原始圖像，(b)為采用Matlab的Laplacian算子進行濾波的結(jié)果，(c)為采用本文設計的Laplacian算子得到的結(jié)果。比較圖6(b)和(c)可以看出，該硬件算法取得了較好的效果。

這里利用QuartusⅡ軟件提供的宏功能模塊，通過配置調(diào)用的宏功能模塊來實現(xiàn)Laplacian算子，該方法既避免了自己編寫大量程序代碼的繁瑣，又 獲得較好的實現(xiàn)結(jié)果。最后通過與Matlab仿真結(jié)果相比較，證明了該設計的有效性。該設計方法方便、快捷，可以推廣到其他類型的模板設計中。