信號完整性有關的專業(yè)術語，你知道嗎？

你知道與信號完整性有關那些術語有哪些嗎?相信不少初入茅廬的工程師們在學習的旅途中走了不少彎路，下面我們就針對信號完整性相關知識術語進行普及。

1.信號完整性(Signal Integrity)

信號完整性是指信號在信號線上的質(zhì)量。信號具有良好的信號完整性是指當在需要的時候具有所必須達到的電壓電平數(shù)值。

2.傳輸線(Transmission Line)

傳輸線是一個網(wǎng)絡(導線)，并且它的電流返回到地或電源。

3.特性阻抗(Characteristic Impedance)

組成信號傳輸回路的兩個導體之間存在分布電感和分布電容，當信號沿該導體傳輸時，信號的躍變電壓(V)和躍變電流(I)的比值稱為特性阻抗(Z0)，即 Z0=V/I。

4.反射(Reflection)

反射就是在傳輸線上的回波。信號功率(電壓和電流)的一部分傳輸?shù)骄€上并達到負載處，但是有一部分被反射了。如果源端與負載端具有相同的阻抗，反射就不會發(fā)生。

5.串擾(Crosstalk)

串擾是兩條信號線之間的耦合。信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。

6.過沖(Overshoot)

過沖就是第一個峰值或谷值超過設定電壓。對于上升沿是指最高電壓，而對于下降沿是指最低電壓。過分的過沖能夠引起保護二極管工作，導致過早地失效。

7.下沖(Undershoot)

下沖是指下一個谷值或峰值。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤(誤操作)。

8.電路延遲

指信號在器件內(nèi)傳輸所需的時間(Tpd) 。例如，TTL的電路延遲在3 ~ 20nS 范圍。

9.邊沿時間

器件輸出狀態(tài)從邏輯低電平躍變到高電平所需要的時間(信號波形的 10~90%)，通常表示為上升沿(Tr)。器件輸出狀態(tài)從邏輯高電平下降到低電平所需要的時間(信號波形的 90~10%)，通常表示為下降沿(Tf)。

10.占空比偏斜

信號傳輸過程中，從低電平到高電平的轉(zhuǎn)換時間與從高電平到低電平的轉(zhuǎn)換時間之間的差別，稱為占空比偏斜。TTL和CMOS信號的占空比偏斜問題較為突出，主要是因為其輸出的上升沿和下降沿延遲不同。

11.輸出到輸出偏斜

同一器件不同輸出引腳之間的信號延遲差別，稱為輸出到輸出偏斜。

12.器件到器件偏斜

由于制造工藝和使用環(huán)境的變化，造成的不同器件對應引腳之間的信號延遲差別，稱為器件到器件偏斜。通常，器件之間的偏差遠大于其他類型的偏斜。

13.動態(tài)偏斜

主要是指由于溫度變化、地或電源噪聲造成閥值電平隨時間漂移，從而產(chǎn)生信號延遲的變化。以上就是與信號完整性有關那些術語解析，希望能給大家?guī)椭?