CPU之布局和物聯(lián)構(gòu)建芯片應(yīng)該怎樣去設(shè)計

處理器和所有其他數(shù)字邏輯都是由晶體管制成的。晶體管是電子控制開關(guān)，我們可以通過施加或去除柵極電壓來打開或關(guān)閉。我們討論了兩種主要類型的晶體管：nMOS器件在柵極導(dǎo)通時允許電流，pMOS器件在柵極關(guān)閉時允許電流。晶體管內(nèi)置的處理器的基本結(jié)構(gòu)是硅。硅被稱為半導(dǎo)體，因為它沒有完全導(dǎo)電或絕緣；它在中間的某個地方。

為了通過添加晶體管將硅晶片轉(zhuǎn)變?yōu)橛杏玫?u>電路，制造工程師使用稱為摻雜的工藝。摻雜過程包括將精心挑選的雜質(zhì)添加到基礎(chǔ)硅襯底中以改變其導(dǎo)電性。這里的目標(biāo)是改變電子的行為方式，以便我們可以控制它們。就像有兩種類型的晶體管一樣，有兩種主要的相應(yīng)類型的摻雜。

在芯片封裝之前的晶片的制造過程

如果我們添加精確控制量的電子供體元素，如砷，銻或磷，我們可以創(chuàng)建一個n型區(qū)域。由于現(xiàn)在施加這些元素的硅區(qū)域具有過量的電子，因此它將帶負(fù)電。這就是n-type和nMOS中的“n”的來源。通過向硅中添加諸如硼，銦或鎵的電子受體元素，我們可以產(chǎn)生帶正電的p型區(qū)域。這是p型和pMOS中的“p”來自的地方。將這些雜質(zhì)添加到硅中的具體過程稱為離子注入和擴散。

現(xiàn)在我們可以控制硅的某些部分的導(dǎo)電性，我們可以結(jié)合多個區(qū)域的特性來創(chuàng)建晶體管。集成電路中使用的晶體管，稱為MOSFET（金屬氧化物半導(dǎo)體場效應(yīng)晶體管），具有四個連接。我們控制的電流流經(jīng)源和漏。在n溝道器件中，它通常進(jìn)入漏極并流出源極，而在p溝道器件中，它通常流入源極并流出漏極。Gate是用于打開和關(guān)閉晶體管的開關(guān)。

硅中逆變器的物理結(jié)構(gòu)。每個著色區(qū)域具有不同的導(dǎo)電性質(zhì)。注意不同的硅組件如何對應(yīng)右側(cè)的原理圖

晶體管他們工作方式，一個很好的比喻是河上的吊橋。汽車相當(dāng)于晶體管中的電子，想要從河流的一側(cè)流到另一側(cè)，即晶體管的源極和漏極。以nMOS器件為例，當(dāng)柵極未充電時，吊橋向上，電子不能流過溝道。當(dāng)我們降低吊橋時，我們在河上形成一條道路，汽車可以自由移動。同樣的事情發(fā)生在晶體管中。對柵極充電在源極和漏極之間形成通道，允許電流流動。

為了能夠精確控制硅的不同p和n區(qū)域，英特爾和臺積電等制造商使用稱為光刻的工藝。這是一個極其復(fù)雜的多步驟過程，公司花費數(shù)十億美元來完善它，以便能夠構(gòu)建更小，更快，更節(jié)能的晶體管。想象一下，超精密打印機可用于將每個區(qū)域的圖案繪制到硅片上。

將晶體管構(gòu)建到芯片中的過程始于純硅晶片。然后在爐中加熱，在晶片頂部生長薄的二氧化硅層。然后將光敏光致抗蝕劑聚合物施加在二氧化硅上。通過以特定頻率將光照射到光刻膠上，我們可以在我們想要摻雜的區(qū)域剝離光刻膠。這是光刻步驟，類似于打印機如何將墨水應(yīng)用于頁面的某些區(qū)域，只是規(guī)模小得多。

用氫氟酸蝕刻晶片以溶解除去光致抗蝕劑的二氧化硅。然后除去光致抗蝕劑，僅留下下面的氧化層。然后可以將摻雜離子施加到晶片上，并且僅在氧化物中存在間隙的地方植入它們。

這種掩蔽，成像和摻雜的過程重復(fù)數(shù)十次，以緩慢地建立半導(dǎo)體中的每個特征級。一旦完成基本硅水平，將在頂部制造金屬連接以將不同的晶體管連接在一起。我們將稍微介紹一下這些連接和金屬層。

當(dāng)然，芯片制造商不只是一次制作一個晶體管。設(shè)計新芯片時，它們將為制造過程中的每個步驟生成掩模。這些掩模將包含芯片上數(shù)十億晶體管的每個元素的位置。多個芯片組合在一起并在單個芯片上一次制造。

一旦制造出晶片，就將各個管芯切片并包裝。根據(jù)芯片的尺寸，每個晶片可以適合數(shù)百或更多的芯片。通常，生產(chǎn)的芯片越強大，芯片就越大，制造商從每個晶圓上獲得的芯片就越少。

我們很容易認(rèn)為我們應(yīng)該制造超級強大且具有數(shù)百個內(nèi)核的大型芯片，但這是不可能的。目前，阻止我們制造越來越大的芯片的最大因素是制造過程中的缺陷?，F(xiàn)代芯片有數(shù)十億個晶體管，如果一個晶體管的一個部分被破壞，整個芯片可能需要被丟棄。隨著我們增加處理器的大小，芯片出現(xiàn)故障的可能性也會增加。

公司從制造過程中獲得的實際收益率是密切關(guān)注的，但是從70％到90％的任何地方都是一個很好的估計。公司通常會使用額外的功能來過度設(shè)計芯片，因為他們知道某些部件不起作用。例如，英特爾可能會設(shè)計一個8核芯片，但僅將其作為6核芯片出售，因為他們估計可能會損壞一個或兩個核心。具有異常低缺陷數(shù)量的芯片通常被留出以在稱為裝箱的過程中以更高的價格出售。

與芯片制造相關(guān)的最大營銷術(shù)語之一是特征尺寸。例如，英特爾正在努力實現(xiàn)10nm工藝，AMD正在為一些GPU使用7nm工藝，而臺積電已開始研發(fā)5nm工藝。傳統(tǒng)上，特征尺寸表示晶體管的漏極和源極之間的最小寬度。隨著技術(shù)的進(jìn)步，我們已經(jīng)能夠縮小我們的晶體管，以便能夠在單個芯片上越來越多地適應(yīng)。隨著晶體管變小，它們也變得越來越快。

在查看這些數(shù)字時，重要的是要注意一些公司可能將其工藝尺寸建立在與標(biāo)準(zhǔn)寬度不同的尺寸上。這意味著來自不同公司的不同尺寸的工藝實際上可能產(chǎn)生相同尺寸的晶體管。另一方面，并非給定工藝中的所有晶體管都具有相同的尺寸。設(shè)計人員可能會根據(jù)某些權(quán)衡取舍選擇使某些晶體管比其他晶體管更大。對于給定的設(shè)計過程，較小的晶體管將更快，因為其對柵極充電和放電所花費的時間更少。但是，較小的晶體管只能驅(qū)動非常少量的輸出。如果某個部分如果邏輯要驅(qū)動需要大量功率的東西，例如輸出引腳，則需要做得更大。

設(shè)計和構(gòu)建晶體管只是芯片的一半。

我們需要根據(jù)原理圖構(gòu)建連接所有內(nèi)容的電線。這些連接使用晶體管上方的金屬層制成。想象一下多層高速公路交匯處，有坡道，坡道和不同的道路相互交叉。這正是芯片內(nèi)部正在發(fā)生的事情，盡管規(guī)模要小得多。不同的工藝將在晶體管上方具有不同數(shù)量的金屬互連層。隨著晶體管變小，需要更多的金屬層來能夠路由所有信號。每層都是平坦的，隨著它們越來越高，層越來越大，有助于降低阻力。在每層之間是稱為通孔的小金屬圓柱體，用于跳躍到更高層。每層通常在與其下方的方向交替，以幫助減少不需要的電容。奇數(shù)金屬層可用于進(jìn)行水平連接，而偶數(shù)層可用于進(jìn)行垂直連接。

可以想象，所有這些信號和金屬層都非常難以快速管理。為了幫助解決這個問題，計算機程序用于自動放置和布線晶體管。根據(jù)設(shè)計的先進(jìn)程度，程序甚至可以將高級C代碼中的功能轉(zhuǎn)換為每個線和晶體管的物理位置。通常情況下，芯片制造商會讓計算機自動生成大部分設(shè)計，然后他們會手動完成并優(yōu)化某些關(guān)鍵部分。

當(dāng)公司想要制造新芯片時，他們將使用制造公司提供的標(biāo)準(zhǔn)單元開始他們的設(shè)計。例如，英特爾或臺積電將為設(shè)計人員提供邏輯門或存儲器單元等基本部件。然后，設(shè)計人員可以將這些標(biāo)準(zhǔn)單元組合到他們想要構(gòu)建的任何芯片中。然后，他們將發(fā)送代工廠，原始硅轉(zhuǎn)變?yōu)楣δ苄酒牡胤?，芯片晶體管和金屬層的布局。

鑒于今天的高性能CPU可以擁有超過500億到100億個晶體管和十幾個金屬層，可以毫不夸張地說它們的復(fù)雜程度要高出數(shù)百萬倍。

這應(yīng)該讓您了解為什么您的新CPU是一項昂貴的技術(shù)，或者為什么AMD和英特爾在產(chǎn)品發(fā)布之間需要這么長時間。新芯片從繪圖板到市場通常需要3到5年的時間。這意味著今天最快的芯片是用幾年前的技術(shù)制造的，而且我們多年來都不會看到采用當(dāng)今最先進(jìn)制造技術(shù)的芯片。

來源：朗銳智科