I/O數(shù)翻倍，Lattice瞄準(zhǔn)工業(yè)通信FPGA市場

FPGA在數(shù)據(jù)時(shí)代有什么終極意義？從特性上來講，相比內(nèi)核執(zhí)行外算法都是凍結(jié)的ASIC，可編程內(nèi)核的FPGA擁有很強(qiáng)的靈活性和適應(yīng)性；從功用上來講，是摩爾定律放緩后至關(guān)重要的協(xié)處理器和橋接器件。

在異構(gòu)計(jì)算的大背景下，F(xiàn)PGA愈發(fā)追求小尺寸、低功耗和高性能，這看準(zhǔn)的便是FPGA固有的特性，可以說FPGA是數(shù)據(jù)時(shí)代現(xiàn)階段最適合的產(chǎn)品。在追求極致性能上，除了增加I/O數(shù)量，甚至部分廠商為了追求靈活性和適應(yīng)性把ASIC塞進(jìn)了FPGA。

Lattice（萊迪思半導(dǎo)體）是利用28nm FD-SOI（耗盡型絕緣層上硅）這種工藝平衡FPGA的性能和功耗，讓小型FPGA兼具“高性能”也具有“低功耗”兩種特性。從技術(shù)上來講，主要是因?yàn)镕D-SOI可在襯底這部分進(jìn)行電壓控制，因此反饋偏壓（Back Bias）是可控的，在此方面可自由進(jìn)行低功耗和高性能的設(shè)定切換。

另一方面，傳統(tǒng)使用SRAM制程的FPGA產(chǎn)品容易受到輻射干擾，而28nm FD-SOI則擁有較薄的氧化層，因此關(guān)鍵區(qū)域的減少，使得軟錯(cuò)誤率（SEU）隨之而降。同時(shí)，與bulk CMOS工藝相比，28nm FD-SOI的漏電也降低了50％。

利用這種28nm FD-SOI的工藝，Lattice在去年專門發(fā)布了Lattice Nexus?這一技術(shù)平臺(tái)進(jìn)行多系列產(chǎn)品產(chǎn)出，與此同時(shí)還發(fā)布了首款產(chǎn)品CrossLink-NX。之前，21ic中國電子網(wǎng)曾經(jīng)也重點(diǎn)對(duì)這種工藝的FPGA進(jìn)行了講解。

而就在第一款產(chǎn)品問世六個(gè)月后，日前Lattice宣布發(fā)布了這款平臺(tái)的第二代產(chǎn)品——Certus?-NX，這款新產(chǎn)品擁有同類型產(chǎn)品脫穎而出的參數(shù)和性能，具有更高的I/O密度和功耗，21ic中國電子網(wǎng)記者受邀參加此次發(fā)布會(huì)。

當(dāng)然，需要注意的是Lattice一直專注領(lǐng)域?qū)儆谥卸耸袌?，主營范圍還是低功耗的小型FPGA，產(chǎn)品主要聚焦在功能性和性價(jià)比上，本款產(chǎn)品亦是如此。

01

更極致的性能和安全性

從整體架構(gòu)來看，Certus-NX與CrossLink-NX因?yàn)槎疾捎玫氖?8nm FD-SOI工藝，所以在特性上非常相似，均可切換低功耗和高性能模式，內(nèi)嵌嵌入式閃存，配置了特有的DSP模塊進(jìn)行乘加法。

另外，在邏輯單元上也均為17-40K。在快速啟動(dòng)方面，兩者均采用Lattice一貫的內(nèi)嵌閃存，大大降低喚醒時(shí)間，達(dá)到無縫的視覺體驗(yàn)。

圖1：Certus-NX詳情

圖2：CrossLink-NX詳情

而從差異性來看，兩款產(chǎn)品擁有兩個(gè)關(guān)鍵的區(qū)分點(diǎn)：

一、Certus-NX去除了硬核MIPI D-PHY

根據(jù)萊迪思現(xiàn)場技術(shù)支持總監(jiān)蒲小雙（Jeffery Pu）的介紹，這主要是考慮到細(xì)分子市場對(duì)I/O個(gè)數(shù)的要求而進(jìn)行的優(yōu)化，去掉硬核MIPI D-PHY后每平方毫米的I/O個(gè)數(shù)有了顯著地提升。

記者對(duì)兩款產(chǎn)品的參數(shù)上進(jìn)行了對(duì)比，兩款產(chǎn)品最小尺寸均為6 x 6 mm（121 csfBGA），CrossLink-NX的I/O數(shù)量為72個(gè)，而Certus-NX的I/O數(shù)量為82個(gè)，相當(dāng)于每平方毫米I/O數(shù)量提升了13%。

從應(yīng)用上來講， MIPI接口大多數(shù)與攝像頭和傳感器有關(guān)，前一代市場瞄準(zhǔn)的是消費(fèi)級(jí)市場嵌入式視覺方面，而本產(chǎn)品則更多發(fā)力于網(wǎng)絡(luò)邊緣應(yīng)用添加處理和互連功能，這些應(yīng)用一般來說強(qiáng)調(diào)使用PCle和千兆以太網(wǎng)。正因如此，這一代產(chǎn)品走的便是極致性價(jià)比和極致功耗性能，針對(duì)不同應(yīng)用市場將硬核轉(zhuǎn)化為性能。

二、Certus-NX增添了安全認(rèn)證ECDSA位流驗(yàn)證

Jeffery Pu告訴記者，受到前幾代產(chǎn)品的啟發(fā)，包括Lattice以前推出的XO3D產(chǎn)品，內(nèi)部擁有PFR功能，里面有很復(fù)雜的認(rèn)證，借用這些概念放到新款產(chǎn)品里，這是相對(duì)于前一代產(chǎn)品非常明顯的差距。

從技術(shù)上來講，ECDSA英文全稱Elliptic Curve Digital Signature Algorithm，主要原理是創(chuàng)建數(shù)據(jù)數(shù)字簽名，與AES（高級(jí)加密標(biāo)準(zhǔn)）不同，ECDSA不會(huì)對(duì)數(shù)據(jù)進(jìn)行加密或阻止數(shù)據(jù)訪問。當(dāng)然，這款FPGA另外還是支持強(qiáng)大的AES-256位流加密的。

圖3：Certus-NX實(shí)現(xiàn)最小尺寸上的ECDSA位流驗(yàn)證

從市場上來看，需要在嵌入式視覺方面發(fā)力的用戶選擇帶有MIPI接口的CrossLink-NX即可，需要重點(diǎn)在工業(yè)、通信上添加處理和互連的則可選用性能更強(qiáng)勁的Certus-NX。

02

性能碾壓同類競品

在28nm FD-SOI工藝加持之下，以及Lattice一貫的低功耗FPGA經(jīng)驗(yàn)，新產(chǎn)品在同類競品中脫穎而出。需要注意的是，Lattice之前也多次強(qiáng)調(diào)自身專注的是消費(fèi)級(jí)的低功耗FPGA，市場既需要追求尖端市場產(chǎn)品的廠商，也需要專注小尺寸產(chǎn)品的FPGA廠商。具體對(duì)比如下：

一、3倍的小尺寸，2倍I/O數(shù)量，70%I/O速率提升

Certus-NX在最小尺寸上，僅有6 x 6 mm，在I/O數(shù)量和速率上最接近的公司A的50K邏輯單元產(chǎn)品都已達(dá)到了10 x 10 mm尺寸了，而公司B的77K邏輯單元產(chǎn)品則達(dá)到了11 x 11 mm，相差了3倍之多。

而從I/O數(shù)量上來說，一方面，有著28 nm FD-SOI工藝加持，另一方面，畢竟這一代產(chǎn)品砍掉了MIPI硬核，數(shù)量提升是相當(dāng)?shù)拿黠@的。當(dāng)然相比傳統(tǒng)工藝產(chǎn)品，28 nm FD-SOI工藝加持之下速率也提升了70%。

圖4：對(duì)比同類競品Certus-NX有明顯優(yōu)勢

二、4倍功耗降低

Lattice一直以來的優(yōu)勢便是低功耗，從參數(shù)上來看，在極端條件下對(duì)比公司B的77K邏輯單元產(chǎn)品最多降低了4倍。

從另一方面來看，低功耗就意味著更低的發(fā)熱，在此方面電池就擁有最大化的壽命。這意味著，用電成本、散熱成本、電池更換成本均有所降低。

圖5：Certus-NX功耗降低4倍

三、12倍配置速度

配置速度是Lattice一直的強(qiáng)項(xiàng)，從CrossLink-Plus便開始加入這項(xiàng)功能。主要原理上是在產(chǎn)品中內(nèi)嵌嵌入式閃存，加快了啟動(dòng)的速度。本代產(chǎn)品依然沿襲了前一代產(chǎn)品的3ms的I/O配置時(shí)間。

Jeffery Pu為記者介紹表示，傳統(tǒng)FPGA一般加入的是SPI Flash，啟動(dòng)速度就取決于SPI的速度。早年傳統(tǒng)FPGA能跑到50Mbps速率就很不錯(cuò)了，現(xiàn)如今新的SPI Flash基本可以達(dá)到130Mbps，但仍然不是能夠達(dá)到秒開的效果。

Certus-NX主要使用的是QSPI，相比單通道的SPI，四個(gè)通道數(shù)據(jù)加載速度就會(huì)有明顯的提升。不過，需要注意的是這需要FPGA具有相應(yīng)的設(shè)計(jì)，才能支持快速配置。

很多情況下，在安全為首的系統(tǒng)中，啟動(dòng)時(shí)間有延遲會(huì)帶來一定風(fēng)險(xiǎn)，無縫的啟動(dòng)顯示既帶來了更好的用戶體驗(yàn)，也為安全增添了一分色彩。

圖6：Certus-NX擁有12倍的配置速度

四、100倍降低軟錯(cuò)誤率（SER）

從Certus-NX公布的數(shù)據(jù)來看，40K邏輯單元下SER達(dá)到了19.34，相比公司A的50K邏輯單元產(chǎn)品降低了超過100倍。這歸功于28nm FD-SOI這種工藝帶來的普惠，因?yàn)檫@種工藝擁有一層較薄的氧化層，因而減少了關(guān)鍵區(qū)域，從而降低了軟錯(cuò)誤率（SER）。

當(dāng)然，不僅僅是軟錯(cuò)誤率這一指標(biāo)，這種工藝還具有抗干擾性，在漏電上也降低了50%。

圖7：Certus-NX軟錯(cuò)誤率降低了100倍

03

低功耗FPGA仍有許多值得期待

除了最新的FPGA，Lattice也在上半年發(fā)布了名為Lattice Propel的最新軟件方案。據(jù)了解，Lattice Propel開發(fā)工具包含兩大特色：IP整合工具Lattice Propel Builder，以及軟件開發(fā)工具Lattice Propel SDK。

圖8：Lattice的產(chǎn)品更新路線

Propel意為驅(qū)動(dòng)、推進(jìn)，這兩個(gè)開發(fā)工具也切實(shí)地進(jìn)一步推動(dòng)了FPGA開發(fā)自動(dòng)化。Lattice Propel Builder可讓FPGA開發(fā)商以拖動(dòng)IP區(qū)塊形式進(jìn)行設(shè)計(jì)，還能夠自動(dòng)聯(lián)機(jī)產(chǎn)生代碼；Lattice Propel SDK則具備軟件套件建構(gòu)、編譯、分析和除錯(cuò)的應(yīng)用程序，并以軟件函式庫與開發(fā)板級(jí)提供支持，讓軟件開發(fā)人員能在硬件就緒前進(jìn)行軟件設(shè)計(jì)，加速產(chǎn)品上市時(shí)程。

值得一提的是Lattice Propel是支持RISC-V IP的，眾所周知RISC-V在嵌入式應(yīng)用是極其重要的，透過最新FPGA開發(fā)環(huán)境，行業(yè)將迎來新的開發(fā)格局。

當(dāng)然，基于Certus-NX這款產(chǎn)品的相關(guān)工具和IP也已提供下載使用，開發(fā)者將擁有更好的開發(fā)體驗(yàn)。目前，Certus-NX的樣片已發(fā)往多個(gè)客戶，開發(fā)板已可訂購。

圖9：各類工具和解決方案加速開發(fā)

在發(fā)布會(huì)的最后，Jeffery Pu透露，28nm FD-SOI的Nexus技術(shù)平臺(tái)的第三代產(chǎn)品將在今年下半年宣發(fā)，相關(guān)計(jì)劃也非常多，低功耗FPGA市場下半年將有更多驚喜值得期待。