聊一聊上拉電阻、下拉電阻、使用場(chǎng)景及阻值選擇

文章目錄

• 1. 上拉電阻

• 2. 下拉電阻

• 3. 上拉電阻使用場(chǎng)景

• 3.1. TTL驅(qū)動(dòng)CMOS

• 3.2. OC和OD門

• 3.3. 低電平中斷檢測(cè)

• 3.4. 固定電平

• 4. 下拉電阻使用場(chǎng)景

• 4.1. 固定電平

• 4.1. 作為放電電阻

1. 上拉電阻

上拉，從字面意思就是往上面拉，數(shù)字電路中“上”指的是啥？指邏輯1，在電路設(shè)計(jì)中，邏輯1代表高電平。那把什么往上面拉呢，當(dāng)然不會(huì)是電源，也不會(huì)是地，那只能是信號(hào)了。

自然就會(huì)得到概念，把一個(gè)信號(hào)通過一個(gè)電阻接到高電平，叫作上拉，這個(gè)電阻充當(dāng)?shù)淖饔镁褪?strong>上拉電阻。

2. 下拉電阻

把一個(gè)信號(hào)通過一個(gè)電阻接到低電平（地），叫作下拉，這個(gè)電阻充當(dāng)?shù)淖饔镁褪?strong>下拉電阻。

為什么會(huì)出現(xiàn)上拉電阻，下拉電阻呢？什么場(chǎng)景下需要用到上拉下拉電阻呢？上下拉電阻的阻值如何選擇呢？

3. 上拉電阻使用場(chǎng)景

3.1. TTL驅(qū)動(dòng)CMOS

標(biāo)準(zhǔn)TTL電平的 （高電平輸出最大值）為2.4V，而CMOS的 （高電平輸入最小值）為3.5V，當(dāng)TTL驅(qū)動(dòng)CMOS時(shí)，TTL輸出高電平時(shí)，CMOS可能無法有效識(shí)別為高電平，所以需要在TTL的輸出上加一個(gè)上拉電阻，將TTL的輸出高電平提高到5V，使CMOS有效識(shí)別。

TTL低電平驅(qū)動(dòng)CMOS時(shí)，TTL的 （低電平輸出最大值）為0.5V，小于CMOS的 （低電平輸入最大值）的1.5V，所以TTL低電平可以正常被CMOS識(shí)別。

越小，上拉能力越大，但是會(huì)增大TTL端的飽和壓降，導(dǎo)致TTL輸出的低電平很高， 太大，會(huì)延緩TTL輸出的上升沿。