一款無需放大器也能實現(xiàn)更高調(diào)諧電壓的頻率合成器，你需要了解一下

圖1所示為基于PLL的頻率合成器框圖。VCO生成輸出信號。通過PLL將其保持在設定頻率，并鎖定到基準頻率?；鶞暑l率通常由非常精準的石英振蕩器提供。在鎖相環(huán)電路的反饋路徑部分，在鑒相器前通過分頻器提供可調(diào)的VCO分頻比。

VCO包含可調(diào)的調(diào)諧元件，例如電容隨輸入電壓改變的變?nèi)荻O管。因此，PLL電路可以算一種VCO反饋控制系統(tǒng)。VCO所需的輸入或控制電壓通常高于提給PLL電路的電源電壓。電源電壓一般為3.3 V或5 V，而VCO根據(jù)頻率需求可能需要高于20 V的電壓。要生成范圍更廣泛的頻率，可以使用具備更廣泛調(diào)諧范圍的VCO。圖2顯示了支持千兆赫范圍VCO的簡單電路示例。

AVCO可以使用Synergy Microwave Corporation的DCYS100200-12。該產(chǎn)品在 28 V (V_TUNE)時產(chǎn)生2 GHz頻率，如圖3所示。

生成高控制電壓，有幾種可行方案。其一是使用有源環(huán)路濾波器，該濾波器基本是由高速放大器和低通濾波器構(gòu)成，可以將來自鑒相器(CPOUT)的輸出脈沖轉(zhuǎn)化為干凈的直流電壓。或者，可以使用帶集成電荷泵的PLL頻率合成器，例如ADI的 ADF4150HV該器件不需要額外的有源環(huán)路濾波器。雖然這兩種解決方案都需要高壓電源，但是使用ADF4150HV可以減少所需的組件數(shù)量。也可以避免有源濾波放大器導致的失真和相位噪聲。此外，ADF4150HV允許實現(xiàn)小數(shù)N或整數(shù)N鎖相環(huán)頻率合成器。最終VCO的頻率可以進行1、2、4、8或16分頻，使得輸出頻率最低可達到31.25 MHz。

ADF4150HV的集成電荷泵所需的高電壓可以使用直流-直流升壓轉(zhuǎn)換器ADP1613生成，且不降低PLL性能。ADP1613是一款集成功率晶體管的高效開關穩(wěn)壓器，可以輕松實現(xiàn)最高20V的輸出電壓。也可以使用額外的外部組件實現(xiàn)更高的輸出電壓，尤其是通過外部功率晶體管實現(xiàn)。ADP1613的開關頻率可在650 kHz至1.3 MHz范圍內(nèi)調(diào)節(jié)。這樣可以實現(xiàn)更出色的瞬態(tài)響應和簡單的噪聲過濾。一般而言，推薦選擇高于1 MHz的開關頻率，以便通過PLL環(huán)路濾波器降低開關噪聲。

采用ADF4150HV的鎖相環(huán)頻率合成器電路通過使用集成的RF分頻器，提供超寬帶PLL功能。工作頻率范圍為62.5 MHz至2 Ghz。通過采用相同的PLL硬件設計，可以為系統(tǒng)中的多個不同的硬件平臺生成不同的頻率。但是，如果要求一項設計適用于不同的VCO類型，則需要在設計中集成相應的環(huán)路濾波器。這樣才能確保鎖相環(huán)可靠運行。為了實現(xiàn)相對較寬的輸出頻率調(diào)節(jié)范圍，以及相關的更高輸出功率，ADF4150HV的每個RF輸出也需要采用小型濾波器。將27 nH電感和50 Ω電阻并聯(lián)，可以有效調(diào)節(jié)高達3 GHz的頻率。該電阻提供定義上的輸出阻抗較低的電感將導致頻段擴展到較低的范圍。

如今，也可提供適用于更大頻率范圍（即適用于PLL、濾波器和VCO）的一體化集成解決方案，但是，由于不同組件之間的距離過近，可能導致無用耦合。分立式設計和由此實現(xiàn)的物理分隔可以充分降低這種風險。

PLL頻率合成器模擬工具ADIsimPLL? 也可以為HF功能模塊開發(fā)和HF信號鏈器件建模提供有效幫助。通過使用該工具，設計人員更容易模擬所有會影響PLL性能的重要非線性效應。例如，頻率合成過程中出現(xiàn)的無用雜散（雜散頻率）。

點亮在看，你最好看~