測控系統(tǒng)能否重構(gòu)?如何重構(gòu)測控系統(tǒng)?

測控系統(tǒng)是重要的測控設(shè)備，但目前存在的測控系統(tǒng)往往存在不可重構(gòu)的缺點(diǎn)。為彌補(bǔ)測控系統(tǒng)該缺陷，本文將提出一種可重構(gòu)測控系統(tǒng)設(shè)計(jì)方案，期望同大家一同探討。如果你對測控系統(tǒng)具有興趣，不妨繼續(xù)往下閱讀哦。

一、可重構(gòu)測控系統(tǒng)

1.1 測控系統(tǒng)的結(jié)構(gòu)模式和多任務(wù)特征

隨著計(jì)算機(jī)軟硬件技術(shù)和測控技術(shù)的不斷深入融合，現(xiàn)代測控系統(tǒng)在結(jié)構(gòu)上呈現(xiàn)出通用化特征，即“系統(tǒng)前端(信息的數(shù)據(jù)采集(A/D))+數(shù)字信號處理(DSP)+系統(tǒng)后端(輸出(D/A)及顯示)”的模式。這種清晰的、通用化的結(jié)構(gòu)模式為用戶實(shí)現(xiàn)測控系統(tǒng)的自組織、重定義和再利用創(chuàng)造了條件。

現(xiàn)代測控系統(tǒng)一般都具備多任務(wù)性，即系統(tǒng)需要同時(shí)完成幾個(gè)單獨(dú)的空間相關(guān)的(并行性)任務(wù)，或順序完成幾個(gè)時(shí)間相關(guān)的(順序性)任務(wù)。傳統(tǒng)的多任務(wù)設(shè)計(jì)方法，是通過增加硬件的數(shù)量，或加大軟件的控制功能來實(shí)現(xiàn)多任務(wù)性。一方面，增加了工程設(shè)計(jì)、調(diào)試的難度和成本，使得應(yīng)用系統(tǒng)越來越龐大、復(fù)雜;另一方面，電路和軟件的復(fù)雜帶給用戶眾多的麻煩。可重構(gòu)技術(shù)的出現(xiàn)為解決多任務(wù)問題提供了新的思路。

1.2 可重構(gòu)技術(shù)與可重構(gòu)器件

可重構(gòu)技術(shù)是21世紀(jì)初以來信息技術(shù)的研究熱點(diǎn)，是一種可以根據(jù)系統(tǒng)功能變化的需要重組自身資源，實(shí)現(xiàn)軟硬件結(jié)構(gòu)自我優(yōu)化、自我生成的計(jì)算機(jī)技術(shù)?？芍貥?gòu)技術(shù)包括硬件重構(gòu)和軟件重構(gòu)兩個(gè)方面。根據(jù)應(yīng)用任務(wù)的需要進(jìn)行軟件重構(gòu)，在傳統(tǒng)的系統(tǒng)設(shè)計(jì)中已普遍存在，而硬件重構(gòu)(指系統(tǒng)的硬件邏輯結(jié)構(gòu)發(fā)生改變)則是傳統(tǒng)的系統(tǒng)設(shè)計(jì)無法實(shí)現(xiàn)的。可重構(gòu)技術(shù)的廣泛應(yīng)用必須以提供可編程資源的可重構(gòu)硬件為物質(zhì)基礎(chǔ)。

隨著微電子技術(shù)的不斷發(fā)展，20世紀(jì)末出現(xiàn)的可編程邏輯器件(PLD)和可編程模擬器件(PAD)為測控系統(tǒng)的功能重構(gòu)提供了硬件基礎(chǔ)?？芍貥?gòu)器件主要包括以下幾種：

(1)可重構(gòu)邏輯器件FPGA

FPGA的可編程器件是基于SRAM的，可以快速地重新編程，即所謂“現(xiàn)場可編程”。這一特性使FPGA獲得廣泛應(yīng)用，并成為可重構(gòu)測控系統(tǒng)發(fā)展的持續(xù)驅(qū)動(dòng)力量。FPGA是構(gòu)建可重構(gòu)測控系統(tǒng)必不可少的關(guān)鍵器件。

(2)可重構(gòu)模擬器件

可編程模擬器件(PAD)既屬于模擬集成電路，具有信號調(diào)理、模擬計(jì)算、中高頻應(yīng)用等典型功能;又同PLD器件一樣，可由用戶通過現(xiàn)場編程和配置來改變其內(nèi)部連接和元件參數(shù)，從而獲得所需要的電路功能。配合相應(yīng)的開發(fā)工具，其設(shè)計(jì)和使用均可以像PLD一樣方便、靈活和快捷。例如LatTIce公司的可編程模擬芯片ispPAC30內(nèi)含4個(gè)輸入儀表放大器、2個(gè)獨(dú)立的內(nèi)部可控參考源和2個(gè)增強(qiáng)型DAC，提供了系統(tǒng)與測控對象的模擬接口，可用于連接模擬輸入，實(shí)現(xiàn)系統(tǒng)的數(shù)據(jù)采集功能;利用其可編程功能，可針對不同應(yīng)用重構(gòu)其功能。但相對于可編程邏輯器件，可編程模擬器件問世較晚，品種偏少，還不能作為主流的可重構(gòu)器件。

(3)可重構(gòu)DSP器件

DSP器件適用于計(jì)算密集、算法復(fù)雜、并發(fā)性和實(shí)時(shí)性要求突出的場合，如帶有智能邏輯的消費(fèi)類產(chǎn)品、生物信息識別終端、帶有加解密算法的鍵盤、ADSL接入、實(shí)時(shí)語音壓解、虛擬現(xiàn)實(shí)顯示等。這類智能化算法一般運(yùn)算量較大，特別是向量運(yùn)算、指針、線性尋址等較多，這些正是DSP處理器的長處所在。但常規(guī)的DSP無硬件重構(gòu)功能，而支持DSP器件硬件重構(gòu)的技術(shù)尚在研發(fā)中，難以投入大規(guī)模的應(yīng)用。當(dāng)然，可以通過傳統(tǒng)的軟件重構(gòu)設(shè)計(jì)實(shí)現(xiàn)DSP功能重定義，但這不是我們在此討論的內(nèi)容。一種實(shí)現(xiàn)可重構(gòu)DSP器件的實(shí)用方法是利用FPGA器件實(shí)現(xiàn)可重構(gòu)的DSP功能(如參考文獻(xiàn))，其實(shí)質(zhì)是以可重構(gòu)的FPGA器件為基礎(chǔ)實(shí)現(xiàn)DSP功能的重構(gòu)。

綜上所述，F(xiàn)PGA器件的現(xiàn)場可編程特征成為可重構(gòu)技術(shù)應(yīng)用的關(guān)鍵，為可重構(gòu)測控系統(tǒng)的設(shè)計(jì)提供了可行性。RMS就是以可重構(gòu)器件構(gòu)建系統(tǒng)硬件平臺，并在軟件平臺控制下產(chǎn)生不同的重載數(shù)據(jù)流來改變FPGA形成的硬件結(jié)構(gòu)，以滿足不同任務(wù)要求。其實(shí)質(zhì)是一種軟硬件協(xié)同設(shè)計(jì)技術(shù)。

二、基于FPGA的RMS的設(shè)計(jì)

2.1 基于FPGA的RMS的設(shè)計(jì)原則

進(jìn)行可重構(gòu)測試系統(tǒng)的設(shè)計(jì)應(yīng)遵循以下基本原則：

(1)接口標(biāo)準(zhǔn)化

在測控系統(tǒng)的接口設(shè)計(jì)上，盡量采用開放式、標(biāo)準(zhǔn)化體系的接口標(biāo)準(zhǔn)，例如采用通用的讀寫、控制總線結(jié)構(gòu)、標(biāo)準(zhǔn)的伺服驅(qū)動(dòng)接口等。

(2)功能實(shí)現(xiàn)模塊化

RMS的軟件和硬件設(shè)計(jì)均采用模塊化的設(shè)計(jì)思想。依功能進(jìn)行模塊劃分，合理分配給FPGA器件和DSP器件。對于FPGA器件的功能，采用硬件描述語言進(jìn)行邏輯描述，經(jīng)功能設(shè)計(jì)、時(shí)序仿真、電路測試、模塊封裝，制作成專門的測控IP，供設(shè)計(jì)平臺調(diào)用。

(3)系統(tǒng)集成化、開放化

將自己開發(fā)的測控IP和從其他IP供應(yīng)商處購買到的標(biāo)準(zhǔn)IP，利用專門的綜合軟件集成為測控系統(tǒng)。還可以通過裁剪和重整不同的IP來改變設(shè)計(jì)，達(dá)到既能實(shí)現(xiàn)功能定制、滿足目前測控要求，又具有開放性、能適應(yīng)未來功能擴(kuò)展的目標(biāo)。

(4)根據(jù)系統(tǒng)規(guī)模靈活選用主控制器。

作為RMS的核心，可重構(gòu)主控制器是體現(xiàn)RMS規(guī)模和功能不同的關(guān)鍵器件?？梢愿鶕?jù)測控對象的需要靈活選擇其實(shí)現(xiàn)器件及功能模塊，以實(shí)現(xiàn)功能和造價(jià)的合理平衡。可以選用低成本的FPGA方案，以有限狀態(tài)機(jī)(FSM)模式完成功能設(shè)計(jì)，以JTAG被動(dòng)串行方式下載實(shí)現(xiàn)靜態(tài)重構(gòu)，用于簡單、低速的數(shù)據(jù)采集;也可以選用高性能的SOPC方案，實(shí)現(xiàn)可動(dòng)態(tài)重構(gòu)，以滿足高速、復(fù)雜數(shù)據(jù)處理的需要。

(5)嵌入式特征

RMS具有功能可裁剪、結(jié)構(gòu)重定義和軟硬件協(xié)同設(shè)計(jì)特征，是典型的嵌入式系統(tǒng)。

2.2 基于FPGA的RMS的結(jié)構(gòu)與設(shè)計(jì)

RMS可以視為一個(gè)通用的測控設(shè)計(jì)平臺，其硬件基本結(jié)構(gòu)如圖1所示。

該測控系統(tǒng)由主控計(jì)算機(jī)和相對獨(dú)立的基于FPGA器件的測控系統(tǒng)兩大部分，通過通信接口連接而成。主控計(jì)算機(jī)主要實(shí)現(xiàn)人機(jī)對話功能，包括測試數(shù)據(jù)的處理、顯示及儀器軟面板的控制，可以利用虛擬儀器技術(shù)實(shí)現(xiàn)?；贔PGA器件的測控系統(tǒng)包括數(shù)據(jù)采集與輸出控制單元、FPGA單元和DSP單元，3個(gè)單元均有可重構(gòu)功能，并接受主控制器單元的控制?；竟δ軌K是指作為計(jì)算機(jī)系統(tǒng)通用的不可或缺的電源、系統(tǒng)監(jiān)控模塊及存儲器模塊。

2.2.1 可重構(gòu)數(shù)據(jù)采集與輸出控制單元

該單元作為RMS的前向、后向通道與被測控對象直接相連。其中的信號調(diào)理電路可以設(shè)計(jì)成通用形式，并根據(jù)測控對象的數(shù)量、量程、模擬/數(shù)字類型、濾波參數(shù)等進(jìn)行重定義和調(diào)整。例如可以采用可重構(gòu)PAD器件直接與模擬測試對象相連，并由主控計(jì)算機(jī)完成設(shè)計(jì)、仿真、測試，通過主控制器單元實(shí)現(xiàn)重構(gòu)。

2.2.2 可重構(gòu)FPGA單元和可重構(gòu)DSP單元

FPGA單元和DSP單元的功能可以預(yù)先根據(jù)實(shí)際測試對象的需要進(jìn)行合理劃分，并在主控計(jì)算機(jī)上以IP核的方式完成設(shè)計(jì)、仿真、測試和整合的全過程，最后的配置數(shù)據(jù)流文件預(yù)先存放于相應(yīng)的配置存儲器中(一般為SRAM或Flash存儲器)。這種靜態(tài)重構(gòu)方式適用于對配置實(shí)時(shí)性要求不太高的一般場合，選用基于SRAM的FPGA器件和通用DSP即可。如果對配置切換的實(shí)時(shí)性要求較高，則可以選用特定的適于動(dòng)態(tài)配置的FPGA器件，但成本要高昂得多。

2.2.3 可重構(gòu)主控制器

主控制器單元是實(shí)現(xiàn)可重構(gòu)功能的關(guān)鍵部分，它既是測控系統(tǒng)與主控計(jì)算機(jī)數(shù)據(jù)傳遞的通道，又是數(shù)據(jù)采集與輸出控制單元、FPGA單元和DSP單元的控制中樞。在系統(tǒng)重構(gòu)模式下，它接收主控計(jì)算機(jī)的重構(gòu)指令和數(shù)據(jù)，對FPGA和DSP的配置存儲器進(jìn)行在線編程;在正常測控模式下，主控制器從FPGA和DSP獲得采集和處理的數(shù)據(jù)，并送主控計(jì)算機(jī)處理。

主控制器的設(shè)計(jì)可以根據(jù)系統(tǒng)規(guī)模合理選擇，可以采用通用MCU(如51系列單片機(jī))、嵌入式SoC(如ARM);也可利用FPGA器件實(shí)現(xiàn)，例如選用A1tera公司的Nios軟處理器核基于SOPC方法進(jìn)行設(shè)計(jì)。

2.2.4 通信結(jié)構(gòu)

RMS通信結(jié)構(gòu)的選擇對系統(tǒng)的工作速度、實(shí)時(shí)性以及成本來說至關(guān)重要。

以上便是此次小編帶來的“測控系統(tǒng)”相關(guān)內(nèi)容，通過本文，希望大家對本文提出的可重構(gòu)測控系統(tǒng)設(shè)計(jì)方案具有一定的思考。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!