都說嵌入式軟硬結(jié)合，你知道該怎么做嗎？

嵌入式硬件工程師的工作是為軟件工程師搭建好硬件平臺和必要的開發(fā)環(huán)境。嵌入式軟件工程師則是根據(jù)用戶的需要完善產(chǎn)品的軟件功能。硬件工程師就像是設(shè)計師和建筑師，負責整個建筑的設(shè)計和建設(shè)。軟件工程師則是負責房間的裝修，錦上添花。然而硬件設(shè)計需要一定的設(shè)計范例，這點對于軟件設(shè)計卻不那么適用。

嵌入式系統(tǒng)設(shè)計不僅要了解硬件還應(yīng)該了解它與軟件之間的相互影響和作用。目前國內(nèi)一個普遍被認同的定義是：以應(yīng)用為中心、以計算機技術(shù)為基礎(chǔ)，軟件硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統(tǒng)。

形形色色的“高端產(chǎn)品”都離不開嵌入式技術(shù)，離不開傳感器技術(shù)，離不開軟件程序。

大多數(shù)嵌入式體系的硬件平臺，包括兩部門：

1、以通用途理器為中心的協(xié)議處理模塊，用于網(wǎng)絡(luò)控制協(xié)議的處理；

2、以數(shù)字信號處理器（DSP）為中心的信號處理模塊，用于調(diào)制、解諧和數(shù)／模信號轉(zhuǎn)換。

從運行平臺來分，嵌入式軟件可以分為：

1、運行在開發(fā)平臺上的軟件：設(shè)計、開發(fā)、測試東西等

2、運行在嵌入式體系上的軟件：嵌入式操作體系、應(yīng)用程序、驅(qū)動程序及部門開發(fā)東西

同專業(yè)的人士從各自不同的角度思索和定位嵌入式體系，以是目前對嵌入式體系的定義非常多。

嵌入式體系根據(jù)目前業(yè)界和學術(shù)界對嵌入式體系的普遍見解，因此應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用體系對功效、牢靠性、成本、體積、功耗嚴酷要求的公用計算機體系。

那么問題來了，為什么嵌入式工程師要軟硬結(jié)合呢？

其一

軟硬結(jié)合，更好地實現(xiàn)用戶需求，比如輸入捕捉，如果是通過上升沿或者下降沿捕捉，加了不合適的濾波電容會造成對沿的破壞，不加濾波電容就會受困于各種空間干擾產(chǎn)生的雜波。

倘若硬件工程師搬來的是加了不合適電容的電路，搞得沿之間位寬失真，便會出現(xiàn)數(shù)據(jù)不正常的偶發(fā)故障，倘若硬件工程師搬來的是不加電容的電路，搞得軟件工程師必須進行軟件濾波，把代碼搞得又復(fù)雜又難解，你說這怨誰來著？

其二

方便定位Bug。愛因斯坦曾經(jīng)說過，“提出一個問題往往比解決一個問題更重要，因為解決一個問題也許僅是一個數(shù)學上的或試驗上的技能而已，而提出新的問題、新的可能性、從新的角度去看舊的問題需要有創(chuàng)造性的想象力，而且標志著科學的真正進步?！?/span>

鉆研硬件電路可以幫助軟件工程師提出更多解決問題的思路，發(fā)現(xiàn)導(dǎo)致Bug的更多可能性。一般來說，當遇到Bug時，對硬件一知半解的軟件工程師只在代碼層面上打轉(zhuǎn)轉(zhuǎn)，基本不會在硬件方面提出問題，最終為了迎合蹩腳的硬件設(shè)計出別扭無比的代碼，卻不曾想，只要稍稍改變一下硬件設(shè)計，就可以輕松且優(yōu)雅地完成代碼設(shè)計。

其三

藝多不壓身，求人不如求己。當我們對硬件電路設(shè)計起了懷疑，倘若自己悄沒聲地拿起烙鐵飛個線、換個元件，驗證了自己的思路，這時直起腰版、拿著板子理直氣壯地去找硬件工程師，豈不是順順利利，又送順水人情？

倘若直接拿著板子，心底發(fā)虛面上露怯地去找硬件工程師理論，一場唇槍舌戰(zhàn)在所難免，腥風血雨不說，到頭來硬件工程師硬著頭皮給你調(diào)調(diào)電路，真是解決了問題還好說，若是自己思路錯了，那不是自找苦吃？上個班，掙點錢養(yǎng)家糊口而已，當個老好人，和同事其樂融融多好，吵來吵去，搞得那么辛苦，何必來著？

那么如何從單純的硬件設(shè)計過渡到硬軟結(jié)合的設(shè)計，在你著手開發(fā)軟件時需注意以下八個軟件設(shè)計技巧。

1、設(shè)計控制流程圖

工程師進行到開發(fā)軟件這一步時會情不自禁地開始書寫代碼。這種思維定勢就像在原理圖還未完成之前就開始嘗試畫PCB。當著手開發(fā)軟件時，克制寫代碼的沖動，取而代之的應(yīng)該是軟件流程結(jié)構(gòu)圖表的設(shè)計，這點非常重要。

流程圖能清晰地呈現(xiàn)給開發(fā)人員軟件的各個需要的組成部件，正如電路圖列出硬件設(shè)計所需的各種元器件一樣。做到這點能很大程度上使程序整體更易于組織，而且也會減少占開發(fā)周期較長的調(diào)試工作量進而節(jié)省時間減少調(diào)試的繁瑣。

2、使用狀態(tài)機控制程序流程

狀態(tài)機是20世紀優(yōu)秀的軟件發(fā)明之一。應(yīng)用程序一般被分解為多個不同的狀態(tài)，每一個狀態(tài)控制一個特定的程序分支。狀態(tài)機包括內(nèi)部狀態(tài)和依據(jù)不同激勵所控制的狀態(tài)轉(zhuǎn)換。使用狀態(tài)機機制設(shè)計軟件能夠使模塊化的可維護的軟件開發(fā)更加容易而且易于理解。狀態(tài)機原理與算法的示例隨處可見。

3、避免使用全局變量

在過去的函數(shù)式編程中，程序員使用函數(shù)編寫程序，他們的唯一目標是使程序盡可能快的運行而不考慮程序的結(jié)構(gòu)和重用性。這類程序風格在使用全局變量時不注意變量的作用范圍引起其他函數(shù)修改的危險性。這樣變量會被多次占用和重寫。

如今面向?qū)ο蟮某绦蛟O(shè)計中，成員變量被定義在最小的作用范圍之內(nèi)并封裝起來避免被重新復(fù)值和濫用。所以建議盡量少地使用全局變量，實在需要的話，使用C語言中的關(guān)鍵字“extern”來修飾。

4、充分利用模塊化的設(shè)計理念

如果你問一位工程師項目的哪一部分最有可能會拖延交付并超出預(yù)估時間，那答案一定是軟件周期了。軟件通常是復(fù)雜而且不易開發(fā)和維護的，特別是當項目應(yīng)用程序集中在一個單一的文件里，或者幾個結(jié)構(gòu)松散的文件中時。為了便于代碼重用和軟件可維護并減小軟件的復(fù)雜度，強烈建議發(fā)揮高級程序設(shè)計語言模塊化的特性，在程序的結(jié)構(gòu)中把公用的函數(shù)分離出來作為一個獨立的模塊。

通過這種方式可以讓程序員開始創(chuàng)建包含有常用函數(shù)和常用的聲明定義，它可以很容易的被其他的代碼重用，這在以后的測試階段不僅可以節(jié)省時間代價還能提高代碼的質(zhì)量。

5、中斷服務(wù)事件保持簡練

中斷服務(wù)事件是中斷處理器正在執(zhí)行的程序，轉(zhuǎn)而去處理觸發(fā)該中斷的外設(shè)的請求的一種機制。處理器響應(yīng)中斷請求需要大量的系統(tǒng)開銷，具體表現(xiàn)在保存被中斷程序的狀態(tài)（入棧下條指令的段地址、偏移地址和程序狀態(tài)寄存器，有時還會入棧若干寄存器的值），執(zhí)行中斷服務(wù)程序然后恢復(fù)中斷點繼續(xù)執(zhí)行（依次出棧各寄存器），雖然現(xiàn)在的處理器速度非常快但是這種系統(tǒng)開銷仍然需要考慮。

一般來說，為了避免與主程序沖突程序員總想使中斷執(zhí)行時間減小到最小。這就意味著中斷服務(wù)事件應(yīng)該短小簡單。不能在中斷程序中調(diào)用函數(shù)。另外，如果中斷需要處理的事件特別復(fù)雜或者需要花費較長的時間，這個時候中斷服務(wù)程序應(yīng)該滿足最小的需求，例如將數(shù)據(jù)載入到緩沖寄存器、設(shè)置標志位，而讓主程序去處理讀入的數(shù)據(jù)。這樣處理器的工作大部分周期都在處理程序而不是中斷。

6、使用處理器示例代碼測試設(shè)備

對于硬件設(shè)計，在畫板之前標準的測試電路有助于工程師理解電路的特性。同樣可以適用于軟件設(shè)計，半導(dǎo)體廠商通常有測試微處理器各個部分的功能的示例程序提供工程師體驗各部分是如何工作的。據(jù)此可以提前組織軟件的結(jié)構(gòu)并且預(yù)知在設(shè)計中的問題。提前確定在設(shè)計潛在的障礙遠比在產(chǎn)品完成前幾個小時發(fā)現(xiàn)問題更加科學合理。而值得注意的是廠商提供的代碼通常不是模塊化而且不做必要的修改是很難直接用于實際的軟件中的。

7、控制函數(shù)的復(fù)雜度

在工程設(shè)計中有句俗語叫“KISS”，意思是“Keep It Simple Silly”。在處理一些復(fù)雜的任務(wù)時最簡單有效的方法是把它分解成若干個簡單的子任務(wù)，當任務(wù)或者功能很復(fù)雜時，人們很難留意所有的細節(jié)也很難不出錯。當工程師寫了一個在當時能夠理解的復(fù)雜函數(shù)，可一段時間后需要維護程序了還能不能清晰的呈現(xiàn)出當初的設(shè)計思想這是值得考慮的。有大量的技術(shù)來衡量函數(shù)的復(fù)雜度像“循環(huán)復(fù)雜度”。經(jīng)驗告訴我們，函數(shù)的循環(huán)復(fù)雜度應(yīng)該低于10比較好。

8、詳細的文檔

在激烈的軟件開發(fā)競爭中關(guān)注的焦點很容易就局限在代碼的書寫和調(diào)試而忽略文檔的編寫。有時迫于壓力要求寫文檔，開發(fā)人員通常把文檔安排在項目開發(fā)的最后的一個環(huán)節(jié)集中編寫。然而給代碼寫文檔應(yīng)該乘在頭腦里面還比較清晰的時候比較關(guān)鍵，這樣在后續(xù)的開發(fā)或者自己閱讀注釋的時候能很快的回憶起當時的設(shè)計思想。

另外，優(yōu)秀的硬件工程師和軟件工程師分別如何通過軟硬結(jié)合完美進階？

嵌入式硬件工程師

單純信號來分為數(shù)字和模擬。

模擬相對較難，一般需要很長的經(jīng)驗積累，單單一個阻值或容值的精度不夠就可能使信號偏差很大。因此年輕人搞的較少，隨著技術(shù)的發(fā)展，出現(xiàn)了模擬電路數(shù)字化，比如手機的Modem射頻模塊，都采用成熟的套片，而當年國際上只有兩家公司有此技術(shù)，自我感覺模擬功能不太強的人，不太適合搞這個，如果真能搞定到手機的射頻模塊。

另一類就是數(shù)字部分了，在大方向上又可分為51/ARM的單片機類，DSP類、FPGA類， 國內(nèi)FPGA的工程師大多是在IC設(shè)計公司從事IP核的前端驗證，這部分不搞到門級，前途不太明朗，即使做個IC前端驗證工程師，也要搞上幾年才能勝任。DSP硬件接口比較定型，如果不向驅(qū)動或是算法上靠攏，前途也不會太大。

而ARM單片機類的內(nèi)容就較多，業(yè)界產(chǎn)品占用量大，應(yīng)用人群廣，因此就業(yè)空間極大，而硬件設(shè)計最體現(xiàn)水平和水準的就是接口設(shè)計這塊，這是各個高級硬件工程師相互PK，判定水平高低的依據(jù)。

而接口設(shè)計這塊最關(guān)鍵的是看時序，而不是簡單 的連接，比如PXA255處理器I2C要求速度在100Kbps，如果把一個I2C外圍器件，最高還達不到100kbps的與它相接，必然要導(dǎo)致設(shè)計的失 敗。這樣的情況有很多，比如51單片機可以在總線接 LCD，但為什么這種LCD就不能掛在ARM的總線上，還有ARM7總線上可以外接個Winband的SD卡控制器，但為什么這種控制器接不到ARM9或 是Xscale處理器上，這些都是問題。因此接口并不是一種簡單的連接，要看時序，要看參數(shù)。

一個優(yōu)秀的硬件工程師應(yīng)該能夠在沒有參考方案的前提下設(shè)計出一個在成本和性能上更加優(yōu)秀的產(chǎn)品，靠現(xiàn)有的方案，也要進行適當?shù)目尚行圆眉?，但不是胡亂的來，我遇到一個工程師把方案中的5V變1.8V的DC芯片， 直接更換成LDO，有時就會把CPU燒上幾個。

前幾天還有人希望我?guī)兔Π阉麄円郧盎赑XA255平臺的手持GPS設(shè)備做下程序優(yōu)化，我問了一下情況，地 圖是存在SD卡中的，而SD卡與PXA255的MMC控制器間采用的SPI接口，因此導(dǎo)致地圖讀取速度十分的慢，這種情況是設(shè)計中嚴重的缺陷，而不是程序 的問題，因此我提了幾條建議，讓他們更新試下再說。

因此想成為一個優(yōu)秀的工程師，需要對系統(tǒng)整體性的把握和對已有電路的理解，換句話說，給你一套電路圖你 終究能看明白多少，看不明白80%以上的話，說明你離優(yōu)秀的工程師還差得遠哪。其次是電路的調(diào)試能力和審圖能力，但最最基本的能力還是原理圖設(shè)計PCB繪 制，邏輯設(shè)計這塊。這是指的硬件設(shè)計工程師，從上面的硬件設(shè)計工程師中還可以分出ECAD工程師，就是專業(yè)的畫PCB板的工程師，和EMC設(shè)計工程師，幫 人家解決EMC的問題。

硬件工程師再往上就是板級測試工程師，就是C語功底很好的硬件工程師，在電路板調(diào)試過程中能通過自已編寫的測試程序?qū)τ布δ苓M行 驗證。然后再交給基于操作系統(tǒng)級的驅(qū)動開發(fā)人員。

那么高級硬件件工程師技術(shù)技能都要具備那些東西哪，首先要掌握EDA設(shè)計的輔助工具類如 ProtelORCADPowperPCBMaplux2ISE、VDHL語言，要能用到這些工具畫圖畫板做邏輯設(shè)計，再有就是接口設(shè)計審圖能力，再者就是調(diào)試能力，如果能走到總體方案設(shè)計這塊，那就基本上快成為資深工程師了。

高級硬件工程師不僅要有設(shè)計能力還有具有相當深厚的基本功，就是EDA工具的使用，EDA工程師包括原理圖和PCB工具，邏輯設(shè)計工具和VHDL，SCH有Cadence下的Orcad 和Mentors公司pads下的powerpcb。

當然AD也具有這兩部分功能但它在國際上不通用。只是國內(nèi)通用。如果想走得高些或到臺資、日資、美資公司及國內(nèi)需要對外交流的大公司的話，上面的硬件的原理圖工具和PCB工資必須掌握的。邏輯這塊，硬件工程師主要是負責CPLD這塊，涉及FPGA這塊時應(yīng)該會有專業(yè)FPGA人員來搞定的，因FPGA不太適合做邏輯的。因此硬件工程師只到CPLD為止。

嵌入式軟件工程師

嵌入式軟件工程師就是編寫嵌入式系統(tǒng)的工程師，一般來說軟件工程師的人員流動性要比硬件流動性要大。

首先，我們都知道，產(chǎn)品是企業(yè)生存的命脈，如果產(chǎn)品的設(shè)計資料泄露，那么該企業(yè)的生存優(yōu)勢就不存在了。所以，企業(yè)會千方百計的留住產(chǎn)品設(shè)計的核心人員，尤其是硬件設(shè)計人員。

另外，培養(yǎng)一個硬件工程師比較難，而且時間也比較長。所以企業(yè)一般不會主動去培養(yǎng)一個硬件工程師，并且也不會輕易放棄一個硬件工程師。

由于目前軟件工程師居多，企業(yè)可供選擇的機會也多，所以軟件工程師的流動性要高。不過相對來說，軟件工程師的起薪比硬件工程師要高的多，而經(jīng)驗豐富的軟件工程師也是非常受到企業(yè)歡迎的。

嵌入式技術(shù)大體上可以分為以下幾個部分，編程語言，內(nèi)核技術(shù)，操作系統(tǒng)，總線接口，系統(tǒng)集成。

嵌入式軟件工程師的技術(shù)范圍分成下面幾個等級：

1、初級：8051或其他單片機，UCOS，I2C，SPI，UART。匯編和C能力一般，系統(tǒng)集成能力弱。

2、中級：在初級的基礎(chǔ)上，ARM/MIPS，其他一些RTOS并了解Linux，SDIO，USB。匯編和C能力不錯，有一定系統(tǒng)集成能力。

3、高級：主要是對中級的進階，這一個層面已經(jīng)不在于掌握具體的技術(shù)，而是掌握當前流行技術(shù)中的基本思想和構(gòu)成方式，所以任何流行的技術(shù)，對于這一階段來說，都是手到擒來的。

ARM+LINUX路線，主攻嵌入式Linux操作系統(tǒng)及其上應(yīng)用軟件開發(fā)目標：

（1）掌握主流嵌入式微處理器的結(jié)構(gòu)與原理（初步定為arm9）

（2）必須掌握一個嵌入式操作系統(tǒng) （初步定為uclinux或linux，版本待定）

（3）必須熟悉嵌入式軟件開發(fā)流程并至少做一個嵌入式軟件項目。

嵌入式軟件工程師需要具有4個能力：

能力1：對C語言的深入掌握，不犯低級語法錯誤。

能力2：對嵌入式芯片平臺熟悉，包括芯片各類外設(shè)的原理和使用方法，以及相應(yīng)的嵌入式操作系統(tǒng)。還包括芯片外圍電路的設(shè)計能力，包括AD采樣、IO電平變換，PWM輸出，電源電路等。

能力3：對算法的精通，包括常規(guī)的平均值、有效值計算法，低通、帶阻濾波器，PI、PR控制器，以及產(chǎn)品需要的專用控制算法等。

能力4：軟件架構(gòu)設(shè)計能力，能做到程序執(zhí)行時間短（時間復(fù)雜度低），占用數(shù)據(jù)空間少（空間復(fù)雜度低），以減少對中斷時間和芯片內(nèi)存的過分要求。能滿足程序封裝、繼承、健壯的要求。

-END-

猜你喜歡

譚浩強老爺子的《C程序設(shè)計》是坑？

揭秘！2020年4月全國程序員工資統(tǒng)計，新出爐！（包含地區(qū)和語言排行）

雷軍 1994 年寫的代碼，經(jīng)典老古董。

 最 后  

 

若覺得文章不錯，轉(zhuǎn)發(fā)分享，也是我們繼續(xù)更新的動力。

5T資源大放送！包括但不限于：C/C++，Linux，Python，Java，PHP，人工智能，PCB、FPGA、DSP、labview、單片機、等等！

在公眾號內(nèi)回復(fù)「 更多資源 」，即可免費獲取，期待你的關(guān)注~

長按識別圖中二維碼關(guān)注