通常來說在DDR硬件電路設計過程中，關于DDR的電源設計部分存在著不合理的部分，下面簡單介紹一下DDR的電源：
DDR的電源可以分為三類：
(1)主電源VDD和VDDQ
主電源的要求是VDDQ=VDD，VDDQ 是給IO buffer供電的電源，VDD 是給但是一般的使用中都是把VDDQ和VDD 合成一個電源使用。有的芯片還有VDDL，是給DLL供電的，也和VDD使用同一電源即可。
電源設計時，需要考慮電壓，電流是否滿足要求，電源的上電順序和電源的上電時間，單調性等。
電源電壓的要求一般在±5%以內。
電流需要根據(jù)使用的不同芯片，及芯片個數(shù)等進行計算。由于DDR 的電流一般都比較大，所以PCB 設計時，如果有一個完整的電源平面鋪到管腳上，是最理想的狀態(tài)，并且在電源入口加大電容儲能，每個管腳上加一個10nF~100nF的小電容濾波。
(2)參考電源Vref
Vref 為參考電壓，要求精準恒定，用于判斷信號高低電平的依據(jù)。
所有的DDR信號其實都是差分信號，其都是相對于Vref的，所以也都是差分信號，更詳細的內容參見“高速電路設計實踐”中關于DDR的章節(jié)。
參考電源Vref要求跟隨VDDQ，并且Vref=VDDQ/2，所以可以使用電源芯片提供，也可以采用電阻分壓的方式得到。由于Vref一般電流較小，在幾個mA~幾十mA 的數(shù)量級，所以用電阻分壓的方式，即節(jié)約成本，又能在布局上比較靈活，放置的離Vref管腳比較近，緊密的跟隨VDDQ電壓，所以建議使用此種方式。需要注意分壓用的電阻在100~10K均可，需要使用1%精度的電阻。
Vref參考電壓的每個管腳上需要加10nF的電容濾波，并且每個分壓電阻上也并聯(lián)一個電容較好。
Vref又分為Vrefca和Vrefdq：
Vrefca Supply Reference voltage for control, command, and address: Vrefca must be
maintained at all times (including self refresh) for proper device operation.
Vrefdq Supply Reference voltage for data: Vrefdq must be maintained at all times (excluding self
refresh) for proper device operation.
下面是FSL i.MX6設計截圖:
Maintain at least a 20–25 mil clearance from V REF to other traces; if possible, isolate VREF with adjacent
ground traces.(nxp-fsl設計指導書)
(3)用于匹配的電壓VTT(Tracking Termination Voltage)
VTT，用于上下拉電阻的電源，電流大，波動大，噪聲也大。
VTT為匹配電阻上拉到的電源，VTT=VDDQ/2。DDR 的設計中，根據(jù)拓撲結構的不同，有的設計使用不到VTT，如控制器帶的DDR器件比較少的情況下。如果使用VTT，則VTT 的電流要求是比較大的，所以需要走線使用銅皮鋪過去。并且VTT要求電源即可以提供電流，又可以灌電流(吸電流)。
一般情況下可以使用專門為DDR 設計的產生VTT 的電源芯片來滿足要求(曾經使用過程中用了簡單的線性穩(wěn)壓器也沒發(fā)現(xiàn)出現(xiàn)什么問題，這種方式還是不建議的!)。
而且，每個拉到VTT 的電阻旁一般放一個10nF~100nF的電容，整個VTT 電路上需要有uF級大電容進行儲能。
一般情況下， DDR 的數(shù)據(jù)線都是一驅一的拓撲結構，且DDR2和DDR3內部都有ODT做匹配，所以不需要拉到VTT做匹配即可得到較好的信號質 量。而地址和控制信號線如果是多負載的情況下，會有一驅多，并且內部沒有ODT，其拓撲結構為走T 點的結構，所以常常需要使用VTT 進行 信號質量 的匹配控制。
下載文檔
