Astera Labs拓展新領域 以專用解決方案解決數(shù)據(jù)中心連接瓶頸

中國，北京 - 2021年3月11日- 智能系統(tǒng)連接解決方案的先驅Astera Labs今日宣布拓展其關注領域，目的是解決以數(shù)據(jù)為中心(data-centric)的應用系統(tǒng)的性能瓶頸。全新的Aries Compute Express Link?(CXL? 2.0)Smart Retimer(PT5161LX、PT5081LX)產(chǎn)品系列是面向低時延的CXL.io連接方案，是其布局新領域的首款解決方案，目前正積極與戰(zhàn)略性客戶進行樣品驗證。

Astera Labs首席執(zhí)行官Jitendra Mohan表示：“隨著我們拓展至CXL生態(tài)系統(tǒng)，Astera Labs實現(xiàn)了再次躍進，通過提供專用解決方案來實現(xiàn)復雜的異構運算與可重組的分解式系統(tǒng)拓撲。基于在PCI Express®(PCIe®) 4.0和5.0互連領域的領先地位，Astera Labs的Aries CXL Smart Retimer產(chǎn)品提供了實現(xiàn)全新的工作負載優(yōu)化平臺的無縫通道。”

急速增加的數(shù)據(jù)以及人工智能和機器學習等特定工作負載的主流化，都要求專用加速器與通用CPU在相同的主板或機架內協(xié)同工作，同時共享內存空間。CXL 2.0互連對實現(xiàn)此類緩存一致性的系統(tǒng)拓撲至關重要。

Astera Labs創(chuàng)始投資人Avigdor Willenz表示：“如同我們先前投資的Annapurna Labs與Habana Labs一樣，Astera Labs正以專用解決方案的先驅姿態(tài)邁步前行。我相信Astera Labs最新的CXL與PCIe連接解決方案，對于在云端實現(xiàn)人工智能的全部潛力至關重要?！?

CXL聯(lián)盟總裁Barry McAuliffe表示：“做為CXL聯(lián)盟的早期成員，Astera Labs積極貢獻其在連接方面的專業(yè)知識，推動CXL標準的發(fā)展。很高興看到其首款CXL芯片產(chǎn)品上市，支持快速成長的CXL生態(tài)系統(tǒng)。”

與Intel成功且持續(xù)擴大的合作，使得數(shù)據(jù)中心承載運算及延遲敏感的工作負載成為可能

Astera Labs同時宣布在Aries Smart Retimer產(chǎn)品系列提供全新的低延遲模式(Low Latency Mode)，可與Intel Xeon Scalable處理器進行PCIe連接。此項進展是與Intel公司密切合作的成果，可進一步將PCIe鏈路時延降低至10ns以下，并提升以數(shù)據(jù)為中心的工作負載性能。Astera Labs是首家與Intel Xeon Scalable處理器(代號Sapphire Rapids)在PCIe 5.0接口上實現(xiàn)強壯互連的廠商。

此外，Astera Labs發(fā)布其Equinox產(chǎn)品，它是適用于PCIe/CXL應用的新型即插即用Smart Retimer Add-in-Card。與Intel公司合作開發(fā)的Equinox卡和相關專用固件可簡化采用Intel最新Xeon Scalable處理器開發(fā)PCIe 5.0系統(tǒng)。這展現(xiàn)了Astera Labs的一種轉變，即通過其提供易用的即插即用板卡，迅速實現(xiàn)復雜的系統(tǒng)拓撲。

Intel公司企業(yè)副總裁兼數(shù)據(jù)中心工程與架構部門總經(jīng)理Zane Ball表示：“PCIe Gen5和CXL是目前乃至未來在異構運算工作負載和數(shù)據(jù)中心架構的基礎技術。我們正與Astera Labs等生態(tài)系統(tǒng)領導者合作，為即將發(fā)布的Intel Xeon Scalable平臺(代號Sapphire Rapids)及其他平臺大幅降低PCIe和CXL的互連延遲。”

供貨情況：

· 適用于PCIe 5.0(PT5161LR、PT5081LR)和CXL(PT5161LX、PT5081LX)的Aries Smart Retimer可與戰(zhàn)略性客戶進行樣品驗證。

· 適用于PCIe 4.0并支持低延遲模式的Aries Smart Retimer現(xiàn)已量產(chǎn)。

· 適用于PCIe 5.0(EQUINOX)的Aries Smart Retimer Add-in-Card已開放訂購。