CMOS門電路設計應遵循什么規(guī)則?CMOS接口注意事項介紹

CMOS圖像傳感器、CMOS放電，這都是大家常見到的字眼。對于CMOS，我們或多或少有些了解。為增進大家對CMOS的認識，本文將對CMOS門電路設計規(guī)則、CMOS的接口電路問題以及CMOS輸入端的保護問題予以介紹。如果你丟CMOS具有興趣，不妨繼續(xù)往下閱讀哦。

一、CMOS門電路設計規(guī)則

靜態(tài)的CMOS電路的設計有著一定的規(guī)則，而正是這些規(guī)則使得其電路的設計變得非常簡單。如圖所示，COMS電路中最主要的部分是上拉網絡PUN(PullUpNet)和下拉網絡PDN(PullDownNet)，這兩個網絡內部結構是對稱互補的，或者說是對偶的。所謂的對稱互補，即是指下拉網絡中全是NMOS，而上拉網絡中全是PMOS，兩者數量相同;并且，下拉網絡中組成“與”邏輯的MOS管，在上拉網絡中對應的為“或”邏輯，在下拉網絡中組成“或”邏輯的MOS管，在上拉網絡中對應的為“與”邏輯。由于互補，上拉網絡與下拉網絡不會同時導通。

由于結構是互補對稱的，CMOS電路的功能可以由下拉網絡或者上拉網絡單獨來確定。對于下拉網絡，先根據各個NMOS的串并聯關系列出表達式，最后整體取反一下(取反是因為下拉網絡為真時輸出是低電平0);對于上拉網絡，先將各個輸入取反，再根據各個PMOS的串并聯關系寫出表達式。其中，串聯為與，并聯為或。

設計的過程則剛好反過來，先根據功能確定邏輯表達式，再選擇下拉網絡或者上拉網絡中的一個作為切入點，根據與或關系確定MOS管的串并聯，將其中一個網絡畫出來，最后根據互補關系畫出另外一個網絡。

二、CMOS的接口電路問題

(1)CMOS電路與運放連接。當和運放連接時，若運放采用雙電源，CMOS采用的是獨立的另一組電源。若運放使用單電源，且與CMOS使用的電源一樣，則可直接相連。

(2)CMOS與TTL等其它電路的連接。在電路中常遇到TTL電路和CMOS電路混合使用的情況，由于這些電路相互之間的電源電壓和輸入、輸出電平及負載能力等參數不同，因此他們之間的連接必須通過電平轉換或電流轉換電路，使前級器件的輸出的邏輯電平滿足后級器件對輸入電平的要求，并不得對器件造成損壞。邏輯器件的接口電路主要應注意電平匹配和輸出能力兩個問題，并與器件的電源電壓結合起來考慮。下面分兩種情況來說明：

(A)TTL到CMOS的連接。用TTL電路去驅動CMOS電路時，由于CMOS電路是電壓驅動器件，所需電流小，因此電流驅動能力不會有問題，主要是電壓驅動能力問題，TTL電路輸出高電平的最小值為2.4V，而CMOS電路的輸入高電平一般高于3.5V，這就使二者的邏輯電平不能兼容。為此可在TTL的輸出端與電源之間接一個電阻R(上拉電阻)可將TTL的電平提高到3.5V以上。

(B)CMOS到TTL的連接。CMOS電路輸出邏輯電平與TTL電路的輸入電平可以兼容，但CMOS電路的驅動電流較小，不能夠直接驅動TTL電路。為此可采用CMOS/TTL專用接口電路，如CMOS緩沖器CC4049等，經緩沖器之后的高電平輸出電流能滿足TTL電路的要求，低電平輸出電流可達4mA。實現CMOS電路與TTL電路的連接。需說明的時，CMOS與TTL電路的接口電路形式多種多樣，實用中應根據具體情況進行選擇。

三、輸出端的保護問題

(1)MOS器件輸出端既不允許和電源短接，也不允許和地短接，否則輸出級的MOS管就會因過流而損壞。

(2)在CMOS電路中除了三端輸出器件外，不允許兩個器件輸出端并接，因為不同的器件參數不一致，有可能導致NMOS和PMOS器件同時導通，形成大電流。但為了增加電路的驅動能力，允許把同一芯片上的同類電路并聯使用。

(3)當CMOS電路輸出端有較大的容性負載時，流過輸出管的沖擊電流較大，易造成電路失效。為此，必須在輸出端與負載電容間串聯一限流電阻，將瞬態(tài)沖擊電流限制在10mA以下。

以上便是此次小編帶來的“CMOS”相關內容，通過本文，希望大家對CMOS門電路設計規(guī)則、CMOS的接口電路問題以及CMOS輸入端的問題具備一定的了解。如果你喜歡本文，不妨持續(xù)關注我們網站哦，小編將于后期帶來更多精彩內容。最后，十分感謝大家的閱讀，have a nice day!