什么是ADC時(shí)許、帶寬不匹配?ADC偽差分輸入介紹

ADC，模數(shù)轉(zhuǎn)換器，在實(shí)際應(yīng)用中具有重要意義。往期ADC相關(guān)文章中，小編對(duì)管道ADC、并行ADC等知識(shí)有所介紹。為增進(jìn)大家對(duì)ADC的認(rèn)識(shí)，本文將對(duì)ADC時(shí)許不匹配、帶寬不匹配和ADC偽差分輸入加以闡述。如果你對(duì)ADC具有興趣，不妨繼續(xù)往下閱讀哦。

一、時(shí)許不匹配和帶寬不匹配

(一)時(shí)序不匹配

兩個(gè)ADC之間的時(shí)序失配有兩個(gè)組成部分：ADC模擬部分的群延遲和時(shí)鐘偏斜。ADC中的模擬電路具有相關(guān)的組延遲，并且兩個(gè)ADC之間的值可能不同。此外，時(shí)鐘偏移在每個(gè)ADC的孔徑不確定性分量，以及與該時(shí)鐘的精度的分量相即是輸入到每個(gè)轉(zhuǎn)換器。下圖顯示了ADC中時(shí)序不匹配的機(jī)制和影響。類似于增益失配骨刺，所述時(shí)序不匹配正也是一個(gè)功能的輸入頻率和采樣率，并以f s / 2±f IN出現(xiàn)。

為了最大程度地減少雜散，每個(gè)轉(zhuǎn)換器模擬部分的群時(shí)延都需要使用良好的電路設(shè)計(jì)技術(shù)進(jìn)行適當(dāng)匹配。另外，時(shí)鐘路徑設(shè)計(jì)需要緊密匹配以最小化孔徑不確定性差異。最后，必須精確控制時(shí)鐘相位關(guān)系，以使兩個(gè)輸入時(shí)鐘之間的距離盡可能接近180°。與其他不匹配一樣，目標(biāo)是嘗試最小化導(dǎo)致時(shí)序不匹配的機(jī)制。

(二)帶寬不匹配

在過(guò)去的這些不匹配的，帶寬錯(cuò)配是可能的最困難，以理解和處理。如所示在下圖，帶寬失配具有增益和相位/頻率分量。這使帶寬失配更加困難，因?yàn)樗瑏?lái)自其他兩個(gè)失配參數(shù)的分量。然而，在帶寬失配中，我們看到了在不同頻率下的不同增益值。另外，帶寬具有定時(shí)分量，該定時(shí)分量使不同頻率的信號(hào)通過(guò)每個(gè)轉(zhuǎn)換器具有不同的延遲。

最小化帶寬失配的最佳方法是擁有良好的電路設(shè)計(jì)和布局實(shí)踐，以最小化ADC之間的帶寬失配。每個(gè)ADC匹配得越好，將進(jìn)一步減少產(chǎn)生的雜散。正如所引起的增益和定時(shí)失配骨刺在輸出頻譜在f 小號(hào) / 2±?F IN中，帶寬不匹配也導(dǎo)致正以相同的頻率。

在討論了導(dǎo)致ADC交織時(shí)出現(xiàn)問(wèn)題的四種不同失配之后，它們之間出現(xiàn)了共同點(diǎn)。四個(gè)失配中的三個(gè)會(huì)在輸出頻譜中以f s / 2±f IN產(chǎn)生雜散。偏移失配正可以容易地識(shí)別，因?yàn)樗?dú)自居住 在 ?F 小號(hào) / 2 和 可以 被 補(bǔ)償 相當(dāng)容易。的增益，定時(shí)，和帶寬不匹配所有產(chǎn)生一個(gè)正在?F 小號(hào) / 2±?F IN中的輸出 頻譜，所以問(wèn)題就變成了如何識(shí)別每個(gè)頻譜的貢獻(xiàn)。下圖給出了一個(gè)快速 的視覺(jué) 引導(dǎo) 到 所述 過(guò)程 的 標(biāo)識(shí) 的源 的 所述 雜散 從交織ADC的不同錯(cuò)配。

二、ADC偽差分輸入

具有偽差分輸入的ADC在有限范圍內(nèi)數(shù)字化差分模擬輸入電壓(IN + - IN-)。 IN +輸入具有實(shí)際模擬輸入信號(hào)，而IN-輸入具有受限范圍。

偽差分單極性ADC在0V范圍內(nèi)數(shù)字化差分模擬輸入電壓(IN + - IN-)到VFS。在此范圍內(nèi)，在IN +引腳上驅(qū)動(dòng)的單端單極性輸入信號(hào)相對(duì)于信號(hào)接地參考電平進(jìn)行測(cè)量，由IN-引腳驅(qū)動(dòng)。 IN +引腳允許從GND擺動(dòng)到VFS，而IN-引腳限制在GND±100mV左右。

偽差分雙極ADC將差分模擬數(shù)字化輸入電壓(IN + - IN-)在±VFS / 2的范圍內(nèi)。在此范圍內(nèi)，在IN +引腳上驅(qū)動(dòng)的單端雙極性輸入信號(hào)相對(duì)于在IN-引腳上驅(qū)動(dòng)的信號(hào)中間參考電平進(jìn)行測(cè)量。允許IN +引腳從GND擺動(dòng)到VFS，而IN-引腳限制在VFS / 2±100mV左右。

偽差分真雙極ADC數(shù)字化差分模擬輸入電壓(IN + - IN-)在±VFS范圍內(nèi)。在此范圍內(nèi)，在IN +引腳上驅(qū)動(dòng)的真雙極性輸入信號(hào)相對(duì)于信號(hào)接地參考電平進(jìn)行測(cè)量，由IN-引腳驅(qū)動(dòng)。允許IN +引腳擺幅高于或低于GND至±VFS，而IN-引腳限制在GND±100mV左右。

偽差分輸入有助于分離信號(hào)來(lái)自ADC地的地，允許消除小的共模電壓。它們還允許以ADC地為參考的單端輸入信號(hào)。偽差分ADC非常適合需要直流共模電壓抑制的應(yīng)用，單端輸入信號(hào)以及不需要差分驅(qū)動(dòng)器復(fù)雜性的應(yīng)用。偽差分輸入簡(jiǎn)化了ADC驅(qū)動(dòng)器的要求，降低了信號(hào)鏈的復(fù)雜性并降低了功耗。

以上便是此次小編帶來(lái)的“ADC”相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)ADC時(shí)許不匹配、帶寬不匹配和ADC偽差分輸入具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!