全球首款2nm芯片橫空出世 ! 三星能否實(shí)現(xiàn)“彎道超車“？

半導(dǎo)體基于這個(gè)時(shí)代的重要性已經(jīng)不言而喻，過去兩年中因?yàn)槿A為的遭遇，我們對(duì)于芯片有了更清醒的認(rèn)知，也知道芯片自主迫在眉睫。

當(dāng)前全球最先進(jìn)的工藝制程還停留在5nm，三星和臺(tái)積電則是唯二具有量產(chǎn)能力的芯片制造商，但相比之下，臺(tái)積電在良率以及工藝穩(wěn)定性等方面還是優(yōu)于三星。

藍(lán)色巨人出手就是王炸。5月6日消息，IBM宣布造出了全球第一顆2nm工藝的半導(dǎo)體芯片。

核心指標(biāo)方面，IBM稱該2nm芯片的晶體管密度(MTr/mm2，每平方毫米多少百萬(wàn)顆晶體管)為333.33，幾乎是臺(tái)積電5nm的兩倍，也比外界預(yù)估臺(tái)積電3nm工藝的292.21 MTr/mm2要高。

2nm晶圓近照,換言之，在150平方毫米也就是指甲蓋大小面積內(nèi)，就能容納500億顆晶體管。同時(shí)，IBM表示，在同樣的電力消耗下，其性能比當(dāng)前7nm高出45%，輸出同樣性能則減少75%的功耗。

在IBM研究院的阿爾巴尼工廠制造的2納米晶圓

每十年都是考驗(yàn)?zāi)柖蓸O限的期限，以2021為開端的十年也不例外。

隨著極紫外(EUV)技術(shù)的到來(lái)，加上其他更多的技術(shù)改進(jìn)，晶體管尺寸得以減少。但目前看來(lái)，這項(xiàng)技術(shù)已經(jīng)趨于瓶頸。

實(shí)際上，IBM此前也是率先造出7nm(2015年)和5nm(2017年)芯片的廠商，在電壓等指標(biāo)的定義上很早就拿下主導(dǎo)權(quán)。

回到此次的2nm上，采用的是GAA(環(huán)繞柵極晶體管)技術(shù)，三層。IBM介紹，這是第一次使用底介電隔離通道，它可以實(shí)現(xiàn)12 nm的柵長(zhǎng)，其內(nèi)部間隔是第二代干法設(shè)計(jì)，有助于納米片的開發(fā)。這也是第一次使用EUV曝光FEOL部分過程。

在過去，這個(gè)尺寸曾經(jīng)是芯片上二維特征尺寸的等效度量，如90納米、65納米和40納米。

然而，隨著FinFET和其他3D晶體管設(shè)計(jì)的出現(xiàn)，現(xiàn)在的工藝節(jié)點(diǎn)名稱是對(duì)「等效2D晶體管」設(shè)計(jì)的解釋。一般用晶體管密度可以更準(zhǔn)確的衡量，如同英特爾倡導(dǎo)的那樣。

例如，英特爾的7納米工藝將與臺(tái)積電的5納米工藝大致相同;臺(tái)積電的5納米工藝也甚至沒有50%的改進(jìn)(它比7納米工藝只提供15%的改進(jìn))，所以稱其為5納米工藝本身就有點(diǎn)牽強(qiáng)。根據(jù)IBM的說法，他們的「2納米」技術(shù)比臺(tái)積電的7納米工藝有大約50%的改進(jìn)，這樣以來(lái)——即使按照當(dāng)今最寬松的標(biāo)準(zhǔn)，也頂多是3.5納米技術(shù)。

IBM的2nm芯片制程可不好生產(chǎn)

臺(tái)積電的5nm芯片每平方毫米約有1.73億個(gè)晶體管，三星的5nm芯片每平方毫米約有1.27億個(gè)晶體管。這樣對(duì)比來(lái)看，IBM 2nm晶體管密度達(dá)到了臺(tái)積電5nm的2倍。

而每平方毫米有大約3.33億個(gè)晶體管的IBM新型2nm芯片，可不是好生產(chǎn)的。

IBM表示，其采用2nm工藝制造的測(cè)試芯片可以在一塊指甲大小的芯片中容納500億個(gè)晶體管，而2nm小于我們DNA單鏈的寬度。

而Intel的7nm晶體管密度超越了臺(tái)積電5nm，也超過了三星的7nm，因此有業(yè)內(nèi)人士表示IBM 2nm芯片在規(guī)格上強(qiáng)于臺(tái)積電的3nm。

二者不僅在5nm訂單上展開了正面競(jìng)爭(zhēng)，還在成熟工藝和先進(jìn)制程等多個(gè)方面展開較量，但占據(jù)全球一半以上市場(chǎng)份額的臺(tái)積電，在三星面前就像無(wú)法逾越的大山，要想成功登頂，就只有通過先進(jìn)工藝制程完成“彎道超車”。

5nm之后，3nm便將登上歷史舞臺(tái)，受制于“全球芯荒”等各個(gè)因素的影響，先進(jìn)工藝迭代的速度明顯放緩，但雙方依舊在搶灘占點(diǎn)。

此前，業(yè)界普遍采用FinFET(鰭式場(chǎng)效應(yīng)晶體管)結(jié)構(gòu)，但在5nm節(jié)點(diǎn)后，這種結(jié)構(gòu)難以滿足晶體管所需的靜電控制，出現(xiàn)嚴(yán)重的漏電現(xiàn)象。

在3月份，三星就對(duì)外公布了首款3nm芯片，為了在速度上占優(yōu)，三星冒險(xiǎn)采用了全新的GAA技術(shù)，這項(xiàng)技術(shù)最大的問題就是有可能影響量產(chǎn)的良率，并且如果短時(shí)間內(nèi)無(wú)法提升茶能，三星的3nm生產(chǎn)線大概率會(huì)出現(xiàn)虧損。以我們能看到，三星雖然首發(fā)了3nm芯片，但在沒有量產(chǎn)之前，妄談“彎道超車”是不實(shí)際的，更致命的是，采用傳統(tǒng)FinFET工藝的臺(tái)積電傳出了新消息。

眾所周知，三星率先采用了名為GAA(gate-all-around，環(huán)繞式柵極)的晶體管技術(shù)，對(duì)3nm制程芯片進(jìn)行研發(fā)，IBM的2nm制程所采用的技術(shù)，也同樣是GAA。

其中，GAA分為納米線結(jié)構(gòu)(下圖左三)和納米片結(jié)構(gòu)(下圖右一，MBCFET是三星商標(biāo))兩種，這次IBM采用的就是納米片結(jié)構(gòu)。

相比于納米線結(jié)構(gòu)，納米片結(jié)構(gòu)的長(zhǎng)寬比較高，接觸面積更大，但也更難控制片與片之間的刻蝕與薄膜生長(zhǎng)。IBM的2nm芯片中，納米片共有三層，每片納米片寬40nm，高5nm，間距44nm，柵極長(zhǎng)度12nm。

不過，也有網(wǎng)友表示，這并不意味著IBM的進(jìn)程就超過了臺(tái)積電：“關(guān)鍵在于大規(guī)模量產(chǎn)，然而，IBM現(xiàn)在還沒有自己的晶圓廠?！?

讓我們期待一波2nm制程芯片量產(chǎn)的消息。