CPU的TDP功耗是什么?這些降低FPGA功耗的法子你都知道嗎?

功耗是老生常談的話題了，對(duì)于功耗，我們通常都比較熟悉。但是，作為普通消費(fèi)者，我們更多的是關(guān)注設(shè)備會(huì)帶來多少能耗。而作為設(shè)計(jì)人員，則需要考慮如何實(shí)現(xiàn)低功耗。本文中，小編將和大家聊聊什么是CPU的TDP功耗，以及探討一些降低FPGA功耗的方法。如果你對(duì)功耗問題比較關(guān)注，不妨繼續(xù)往下閱讀哦。

一、什么是CPU的TDP功耗

TDP的英文全稱是“Thermal Design Power”，中文翻譯為“熱設(shè)計(jì)功耗”，是反應(yīng)一顆處理器熱量釋放的指標(biāo)，它的含義是當(dāng)處理器達(dá)到負(fù)荷最大的時(shí)候，釋放出的熱量，單位為瓦(W)。

CPU的TDP功耗并不是CPU的真正功耗。功耗(功率)是CPU的重要物理參數(shù)，根據(jù)電路的基本原理，功率(P)=電流(A)×電壓(V)。所以，CPU的功耗(功率)等于流經(jīng)處理器核心的電流值與該處理器上的核心電壓值的乘積。而TDP是指CPU電流熱效應(yīng)以及其他形式產(chǎn)生的熱能，他們均以熱的形式釋放。顯然CPU的TDP小于CPU功耗。換句話說，CPU的功耗很大程度上是對(duì)主板提出的要求，要求主板能夠提供相應(yīng)的電壓和電流;而TDP是對(duì)散熱系統(tǒng)提出要求，要求散熱系統(tǒng)能夠把CPU發(fā)出的熱量散掉，也就是說TDP功耗是要求CPU的散熱系統(tǒng)必須能夠驅(qū)散的最大總熱量。

現(xiàn)在CPU廠商越來越重視CPU的功耗，因此人們希望TDP功耗越小越好，越小說明CPU發(fā)熱量小，散熱也越容易，對(duì)于筆記本來說，電池的使用時(shí)間也越長(zhǎng)。Intel和AMD對(duì)TDP功耗的含義并不完全相同。AMD的的CPU集成了內(nèi)存控制器，相當(dāng)于把北橋的部分發(fā)熱量移到CPU上了，因此兩個(gè)公司的TDP值不是在同一個(gè)基礎(chǔ)上，不能單純從數(shù)字上比較。另外，TDP值也不能完全反映CPU的實(shí)際發(fā)熱量，因?yàn)楝F(xiàn)在的CPU都有節(jié)能技術(shù)，實(shí)際發(fā)熱量顯然還要受節(jié)能技術(shù)的影響，節(jié)能技術(shù)越有效，實(shí)際發(fā)熱量越小。

TDP功耗可以大致反映出CPU的發(fā)熱情況，實(shí)際上，制約CPU發(fā)展的一個(gè)重要問題就是散熱問題。溫度可以說是CPU的殺手，顯然發(fā)熱量低的CPU設(shè)計(jì)有望達(dá)到更高的工作頻率，并且在整套計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)、電池使用時(shí)間乃至環(huán)保方面都是大有裨益。目前的臺(tái)式機(jī)CPU，TDP功耗超過100W基本是不可取的，比較理想的數(shù)值是低于50W。

二、如何降低FPGA設(shè)計(jì)的功耗

1.狀態(tài)機(jī)編碼：大量的邏輯資源是由實(shí)現(xiàn)的有限狀態(tài)機(jī)的類型來定義的。One-hlt狀態(tài)機(jī)編碼創(chuàng)建每個(gè)狀態(tài)的一個(gè)觸發(fā)器的狀態(tài)機(jī)，與Gray和二進(jìn)制狀態(tài)機(jī)，較少利用one-hot狀態(tài)機(jī)可以獲得功效更好的設(shè)計(jì)。一些綜合器軟件能自動(dòng)對(duì)狀態(tài)機(jī)進(jìn)行編碼，但最有效的方法是直接在HDL代碼中定義狀態(tài)值。

2.保護(hù)賦值：賦值保護(hù)的關(guān)鍵在于：若最終的輸出不需要更新，則阻止輸入信號(hào)向下傳播到其它邏輯塊。對(duì)輸入信號(hào)的賦值保護(hù)可確保僅在適當(dāng)時(shí)改變輸出值，從而將不必要的輸出開關(guān)減至最少。

在大型組合邏輯(例如寬總線復(fù)用器)的輸入端加鎖存器，這能抑制無效的開關(guān)活動(dòng)，因?yàn)閮H當(dāng)輸出需要更新時(shí)輸入才被鎖好。類似地，可利用控制寄存器來打開或關(guān)閉低級(jí)別的模塊(如子模塊中的狀態(tài)機(jī))。使大總線和子模塊保持在一個(gè)恒定狀態(tài)有助于減少不相關(guān)輸出開關(guān)的數(shù)量。

3.組合環(huán)：在不注意的時(shí)候，設(shè)計(jì)師偶爾可能在FPGA設(shè)計(jì)中創(chuàng)建了組合環(huán)。當(dāng)一組相關(guān)的組合邏輯在特定的條件下不斷振蕩時(shí)，就會(huì)形成這些組合環(huán)。振蕩器將消耗FPGA中的許多電流。因此，最好是評(píng)估振蕩器，或確保在重新評(píng)估之前任何反饋邏輯都由一個(gè)寄存器來進(jìn)行門控。

4.門控時(shí)鐘：對(duì)于暫時(shí)不使用的模塊，系統(tǒng)可以減慢或停止其時(shí)鐘。在任一給定時(shí)間，通過時(shí)鐘可以節(jié)省功耗。門控時(shí)鐘可以極大地節(jié)省功耗，因?yàn)橛性磿r(shí)鐘緩沖器的數(shù)目減少，翻轉(zhuǎn)觸發(fā)器的次數(shù)將減少，因而那些觸發(fā)器的輸出端將減少可能反轉(zhuǎn)。門控時(shí)鐘要求仔細(xì)地規(guī)劃和分割算法，但節(jié)省的功耗相當(dāng)可觀。

以上便是此次小編帶來的“功耗”相關(guān)內(nèi)容，通過本文，希望大家對(duì)cpu的TDP功耗以及降低FPGA的功耗的方法具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!