先進(jìn)封裝解決方案凸顯行業(yè)價(jià)值，誰會(huì)成為下一個(gè)阿斯麥？

過去數(shù)十年來，摩爾定律猶如法則一般引領(lǐng)了半導(dǎo)體行業(yè)的發(fā)展，半導(dǎo)體制程持續(xù)升級，然而，當(dāng)先進(jìn)制程技術(shù)已走到5nm、3nm，甚至IBM(140.02, -6.82, -4.64%)已經(jīng)發(fā)布了全球首個(gè)2nm的芯片制造技術(shù)，晶體管大小正不斷逼近原子的物理體積極限。

當(dāng)制程物理體積到達(dá)極限之后，無法再繼續(xù)進(jìn)步，那就意味著靠制程推動(dòng)的摩爾定律時(shí)代的終結(jié)，但與此同時(shí)，5G、自動(dòng)駕駛、人工智能、物聯(lián)網(wǎng)等應(yīng)用正快速興起，對芯片的性能要求更高，半導(dǎo)體行業(yè)下一個(gè)十年方向在哪里?

2021年6月，AMD(94.7, 1.39, 1.49%)(AMD.US)宣布攜手臺積電(118.91, 0.49, 0.41%)(TSM.US)，開發(fā)出了3D Chiplet技術(shù)，并且將于2021年年底量產(chǎn)相應(yīng)芯片。AMD總裁兼CEO蘇姿豐表示，該封裝技術(shù)具有突破性，采用先進(jìn)的hybrid bond技術(shù)，將AMD的Chiplet架構(gòu)與3D堆棧結(jié)合，提供比2D Chiplet高出超過200倍的互連密度，以及比現(xiàn)有3D封裝解決方案高出15倍的密度。

作為Fabless和Foundry兩大領(lǐng)域最杰出的代表之一，這兩家企業(yè)對未來半導(dǎo)體行業(yè)的發(fā)展方向做出的判斷以及業(yè)內(nèi)的普遍共識便是：先進(jìn)封裝技術(shù)的發(fā)展。

封裝測試是將生產(chǎn)出來的合格晶圓進(jìn)行切割、焊線、塑封、切割成型，使芯片電路與外部器件實(shí)現(xiàn)電氣連接，并為芯片提供機(jī)械物理保護(hù)，并利用集成電路設(shè)計(jì)企業(yè)提供的測試工具，對封裝完畢的芯片進(jìn)行功能和性能測試。

相較于傳統(tǒng)封裝，先進(jìn)封裝作為制造的后道工序，正不斷前移，持續(xù)壓縮芯片體積、提高加工效率、提高設(shè)計(jì)效率，并減少設(shè)計(jì)成本。此外，傳統(tǒng)封裝的封裝效率(裸芯面積/基板面積)較低，存在很大改良的空間。先進(jìn)封裝技術(shù)通過以點(diǎn)代線的方式實(shí)現(xiàn)電氣互聯(lián)，實(shí)現(xiàn)更高密度的集成，大大減小了對面積的浪費(fèi)。

什么是先進(jìn)封裝?

先進(jìn)封裝技術(shù)主要包括Flip-Chip(倒裝)、Wafer Level Packaging(WLP，晶圓級封裝)、2.5D封裝和3D封裝以及系統(tǒng)級封裝(SiP)等，SiP技術(shù)奠定了先進(jìn)封裝時(shí)代的開局，2D集成技術(shù)，如Wafer Level Packaging(WLP，晶圓級封裝)、Flip-Chip(倒裝)以及3D封裝技術(shù)、Through Silicon Via(TSV，硅通孔)等技術(shù)的出現(xiàn)進(jìn)一步縮小芯片間的連接距離，提高元器件的反應(yīng)速度，未來將繼續(xù)推進(jìn)著先進(jìn)封裝的腳步。

目前主要先進(jìn)封裝工藝的介紹及主要作用：

先進(jìn)封裝時(shí)代，封測設(shè)備作用凸顯，半導(dǎo)體設(shè)備投資占產(chǎn)業(yè)資本支出60%以上，極易形成壟斷，對于投資至關(guān)重要，設(shè)備投資占半導(dǎo)體產(chǎn)業(yè)資本支出的60%以上，制造、封裝、測試設(shè)備的價(jià)值量大，直接影響著半導(dǎo)體生產(chǎn)的技術(shù)水平與良率。根據(jù)CIC灼識咨詢統(tǒng)計(jì)數(shù)據(jù)，2020年，全球半導(dǎo)體設(shè)備市場達(dá)到724億美元，預(yù)計(jì)到2025年將達(dá)到1，024億美元，復(fù)合年增長率為7.2%。CIC灼識咨詢預(yù)測，全球封測設(shè)備在半導(dǎo)體設(shè)備中的占比將從2020年的16.7%提升到2025年的18.6%，市場體量將達(dá)到約190億美金。在封裝流程中，可將其按步驟分為貼片、引線、劃片與測試、切筋與塑封。其中，在先進(jìn)封裝過程中貼片機(jī)是最關(guān)鍵、最核心的設(shè)備。

從行業(yè)發(fā)展的趨勢來看，終端產(chǎn)品對芯片的小型化、低能耗、高性能、高頻、低成本、可靠性等有越來越高的要求，而從晶圓制造的角度來追求以上因素，不管從物理特性，還是投資成本上都越來越困難。

雖然，資金實(shí)力雄厚的臺積電、三星還在探索摩爾定律物理極限的路上不斷前進(jìn)，開始研發(fā)3納米、2納米、甚至于1納米先進(jìn)制造工藝技術(shù)，但受限于資金壓力和技術(shù)水平，當(dāng)前已經(jīng)有格芯、聯(lián)電等多家廠商宣布不再跟進(jìn)，作為摩爾定律的堅(jiān)定執(zhí)行者，英特爾的7納米工藝也一再延期。

與此同時(shí)，包括英特爾、臺積電、三星在內(nèi)的半導(dǎo)體巨頭不止一次地在公開場合宣揚(yáng)了自己在先進(jìn)封裝領(lǐng)域的技術(shù)成果，藉此以掌握未來的商機(jī)。

盡管早在2000年開始，封裝技術(shù)就從西方向東方轉(zhuǎn)移，但封裝設(shè)備市場一直被日系和歐系廠商牢牢占據(jù)，新加坡聚集了美光、格羅方德、星科金朋等眾多領(lǐng)先的半導(dǎo)體企業(yè)，而華封科技的核心技術(shù)人員一直在全球最頂尖的廠商工作，又身處封裝技術(shù)遷移的大環(huán)境，深刻理解先進(jìn)封裝技術(shù)的意義和發(fā)展機(jī)遇，也接觸到最新的設(shè)備以及設(shè)計(jì)理念。