基于FPGA的多通道數(shù)據(jù)解碼技術(shù)研究

引 言

隨著我國航天事業(yè)的飛速發(fā)展，空中的交通流量迅猛增加，傳統(tǒng)的A/C 模式二次雷達因為代碼有限且易受到混擾和串擾的影響已不能滿足空中交通管制的需求。目前，廣播式自動相關(guān)監(jiān)視系統(tǒng)（ADS_B），作為國際上解決空中交通管制最好的方法，是我國實現(xiàn)更高性能的集合航空通信、導航和監(jiān)視系統(tǒng)的很好選擇[1]。

在空中交通管制領(lǐng)域，更廣的空域覆蓋和更高的接受節(jié)碼率是接收設(shè)備的兩大最大追求目標。單天線接收存在全向天線有效作用距離短和定線天線覆蓋角度有限的問題。為了解決上述問題，多通道接收成為未來的發(fā)展方向[2]。本文以雙通道為例，介紹了多通道接收技術(shù)，著重介紹了多通道數(shù)據(jù)自動對齊技術(shù)以及運用分集接收技術(shù)進行融合糾錯。

1 多通道數(shù)據(jù)解碼技術(shù)實現(xiàn)原理

衰落效應(yīng)是影響無線通信質(zhì)量的主要因素之一。其中的快衰落深度可達 30 ～ 40 dB，利用加大發(fā)射功率、增加天線尺寸和高度等方法來克服這種深衰落是不現(xiàn)實的，而且會造成對其它電臺的干擾。分集接收技術(shù)是一項主要的抗衰落技術(shù)，它可以大大提高多徑衰落信道下的傳輸可靠性，其本質(zhì)就是采用兩種或兩種以上的不同方法接收同一信號以克服衰落，其作用是在不增加發(fā)射機功率或信道帶寬的情況下充分利用傳輸中的多徑信號能量，以提高系統(tǒng)的接收性能[3,4]。

分集接收基本原理即在若干個支路上接收相互間相關(guān)性很小的載有同一消息的信號，然后通過合并技術(shù)再將各個支路信號合并輸出，那么便可在接收終端上大大降低深衰落的概率。相應(yīng)地還需要采用分集接收技術(shù)減輕衰落的影響，以獲得分集增益，提高接收靈敏度[5]。

本文采用空間分集的方式，依據(jù)是相距間隔達到一定程度時不同接收地點收到信號的衰落具有獨立性。當多個接收支路的間隔在 0.6 個波長以上接收的信號具有較好的獨立性。當多個接收支路的間隔在 0.6 個波長以上接收的信號具有較好的獨立性。 Ｓ模式應(yīng)答信號載頻的波長大約為 0.3 ｍ，架設(shè)在同一支架上 的兩幅接收天線之間的間距可以滿足信號獨立到達的條件。當 滿足信號接收獨立的條件下到達信號在某副天線處有較深的 衰落時而在另一副天線處有可能卻保持著較強的信號，這為 本文基于空間分集的雙通道融合糾錯提供了可能。根據(jù)Ｓ模 式應(yīng)答信號的調(diào)制特點選擇在基帶上進行雙通道的接收解碼及融合糾錯 [6,7]。

2 雙通道數(shù)據(jù)對齊及融合糾錯方案設(shè)計與實現(xiàn)

2.1 雙通道系統(tǒng)方案設(shè)計

雙通道接收是指在射頻接收模塊增加一路通道，在同一支架上安裝兩副接收天線，他們的距離只要達到獨立信號的條件即可。然后將兩路信號同時接入射頻模塊（無線接收模塊），經(jīng)過降頻以后將兩路中頻信號接入編 / 解碼板中。其主要工作是如何在解碼板中進行信號提取、對齊處理以及最后的融合糾錯并且單路輸出最終將數(shù)據(jù)在上位機上顯示。具體結(jié)構(gòu)如圖 1 所示。

2.2 數(shù)據(jù)位提取和置信度分析

1090ES 信號格式，其脈位調(diào)制信號由前同步脈沖和數(shù)據(jù)脈沖組成，如圖 2、圖 3 所示。前同步脈沖由起始的 8 μs 內(nèi)兩組 0.5 μs 寬的脈沖對組成。數(shù)據(jù)脈沖是脈位調(diào)制的，其脈位位置隨調(diào)制信息的二進制數(shù)而變化，所有脈沖幅度和寬度不變。此處我們根據(jù)能量對每位數(shù)據(jù)進行曼徹斯特解碼解碼； 本文引入置信度的概念，即每位數(shù)據(jù)位解析后數(shù)據(jù)可靠性評估，根據(jù)實驗統(tǒng)計分析，將置信度比較門限值設(shè)為包頭參考功率的十六分之九（ref_Pmin_16f9），具體的數(shù)據(jù)位及置信度的提取算法如下，分別對每一個通道執(zhí)行 [8,9]。

(1) 在 25MHz時鐘采樣頻率下，每位數(shù)據(jù)包含 25個采樣點，采用曼徹斯特解碼，2～12個采樣值能量之和為曼徹斯特前一個 chip_A，13～25采樣值之和為后一個 chip_B。如果 chip_A - chip_B > 0，則該數(shù)據(jù)位為1，相反則為 0。

(2) 如果 chip_A – chip_B > ref_Pmin_16f9，則置信度為1，否則為 0。

(3) 記錄功率差 chip_A – chip_B的值。

2.3 雙路數(shù)據(jù)同步技術(shù)

多路數(shù)字信號的傳輸過程中，由于信號折射、反射等， 傳輸路徑長短的不同，造成信號延遲的差異。因此存在對多路數(shù)據(jù)對齊的問題。根據(jù)S模式應(yīng)答信號的調(diào)制特點，選擇在基帶上對多路徑的數(shù)據(jù)信號進行對齊處理，在此基礎(chǔ)上進行后續(xù)數(shù)據(jù)融合糾錯處理[10]。

(1) 在接收到數(shù)據(jù)解碼完成信號以后，對于每個通道，產(chǎn)生一個對齊脈沖，直至下個數(shù)據(jù)解碼完成時為止。

(2) 對兩個對齊脈沖相與處理，并且啟動計數(shù)器，記到112 為止。生成同步脈沖。

(3) 在同步信號同步下，兩路信號同步輸出。

2.4 雙路數(shù)據(jù)融合糾錯算法

檢測到同步信號，解碼板對兩個通道的基帶信號的融合糾錯以一個Bit 為單位進行，各自分別融合糾錯，形成第三路數(shù)據(jù)。具體算法步驟如下：

（1）根據(jù)前面解碼的到的兩路數(shù)據(jù)以及其各自的置信度和功率差，如果 Bit_A = Bit_B，則該 Bit 為即為當前數(shù)據(jù) ；

（2）若 Bit_A != Bit_B，則比較置信度，取置信度高的那 個通道當前的數(shù)值 ；

（3）如果置信度相等，則根據(jù)該該數(shù)據(jù)為曼徹斯特解碼 時的功率差作比較，接收功率差較大的解碼值為當前位的數(shù) 值 ；

（4）通過（1）（2）（3）步將通道一于通道二的解碼值融 合為第三路數(shù)據(jù)，并在融合過程中基于置信度和功率差做了 糾錯處理。

但是實際實驗中，由于兩通道接收到的信號幅度不同， 并不是所有數(shù)據(jù)在兩通道內(nèi)都存在，有不少數(shù)據(jù)只在一個通 道內(nèi)存在。因此算法做如下修改 ：

 ①若只存在一路數(shù)據(jù)，則直接輸出該路數(shù)據(jù)。

 ②如果兩路數(shù)據(jù)同時存在，則根據(jù)上述（1）、（2）、（3）、（4） 步驟處理。

 通過上述步驟已完成數(shù)據(jù)的融合和糾錯，將上述得到的 第三路數(shù)據(jù)進過 CRC 校驗以后輸出做后續(xù)處理。

3 雙通道數(shù)據(jù)對齊及融合糾錯仿真與驗證

FPGA Verilog HDL 語言實 現(xiàn) 第 2 章所 述 算 法， 通 過 Modelsim SE 6.5 對于算法進行仿真，實現(xiàn)雙通道數(shù)據(jù)解碼，并 將程序運用在自主研發(fā)的 ADS_B 接收機中，較單通道接收可 以直觀地從上位機顯示界面上看出飛機數(shù)量和幀接收速率增 加。以下 Modelsim 仿真數(shù)據(jù)源都來自于接收機實際收到數(shù)據(jù)。

以直觀地從上位機顯示界面上看出飛機數(shù)量和幀接收速率增加。以下 Modelsim 仿真數(shù)據(jù)源都來自于接收機實際收到數(shù)據(jù)。

圖 4 雙路數(shù)據(jù)提取與置信度

圖 5 雙路數(shù)據(jù)同步處理與數(shù)據(jù)融合糾錯

如圖 4 所示，分別對每路數(shù)據(jù)的各數(shù)據(jù)位進行能量疊加， 依據(jù)能量值進行曼徹斯特解碼，同時提取每一 bit 位的置信度與功率差直至幀尾，同時輸出各路數(shù)據(jù)、置信度和功率差。將圖 4 黃線處數(shù)據(jù)放大，得到圖 5 所示，此圖顯示的是數(shù)據(jù)經(jīng)過同步處理以后，根據(jù)第二章所述融合處理過，得到最終的第三路融合數(shù)據(jù)。通過圖 5可知，超前通路的信號前部有重復現(xiàn)象。針對這一問題，在融合過程中采用112位輸出寄存器代替 1 位輸出寄存器輸出數(shù)據(jù)，可以解決融合數(shù)據(jù)重復問題。雖然在融合過程中重復部分也進行了融合比較，存入輸出寄存器高幾位，但是隨后檢測到同步信號以后，輸出寄存器的高幾位重新被覆蓋，進而解決超前信號輸出重復問題。

圖 6、圖 7 分別為重觸發(fā)情況下雙路數(shù)據(jù)處理、只有單路數(shù)據(jù)時的數(shù)據(jù)處理結(jié)果仿真。

Modelsim 仿真成功以后，建立 Quartus II 工程，將程序 下載到自主研發(fā)的 ADS_B 接收機中，運用 Quartus II 中自帶 SIgnalTap 進行在線仿真，圖 8 可看出數(shù)據(jù)融合糾錯成功完成。

通過上位機監(jiān)控管理軟件可以看出，圖 9 為單通道數(shù)據(jù) 解碼處理后顯示，圖 10 為雙通道數(shù)據(jù)解碼融合糾錯處理后的 顯示結(jié)果。比較可以看出，不管是飛機數(shù)量、顯示范圍還是解 碼率，雙通道數(shù)據(jù)解碼融合糾錯后，信號的質(zhì)量都有所增加。

4 結(jié) 語

本文對 1 090 MHz ADS_B 信號的 FPGA 多通道數(shù)據(jù)解 碼技術(shù)進行了研究，對多通道數(shù)據(jù)解碼技術(shù)的的實現(xiàn)原理進 行闡述，證明了實現(xiàn)的可能性 ；然后以雙通道為例，進行了 方案的設(shè)計，對其中的關(guān)鍵算法（數(shù)據(jù)位提取和置信度、雙通 道對齊、融合糾錯）進行了深入分析與實現(xiàn)，并且在研制出樣 機的基礎(chǔ)上進行實際實驗，成功實現(xiàn)雙通道數(shù)據(jù)的解碼技術(shù)， 并對結(jié)果進行分析。利用雙通道解碼及融合糾錯技術(shù)，可以 增加空域覆蓋范圍，達到提高解碼質(zhì)量的結(jié)果。