一文讀懂 Intel 先進封裝技術(shù)
[導(dǎo)讀]導(dǎo)讀Intel（英特爾）是半導(dǎo)體行業(yè)和創(chuàng)新領(lǐng)域的全球卓越廠商，致力于推動人工智能、5G、高性能計算等技術(shù)的創(chuàng)新和應(yīng)用突破，驅(qū)動智能互聯(lián)世界。56年前，intel創(chuàng)始人之一的戈登·摩爾提出了摩爾定律(Moore'sLaw)，推動著集成電路產(chǎn)業(yè)一直發(fā)展到今天。在先進封裝領(lǐng)域，Inte...
導(dǎo) 讀
Intel（英特爾）是半導(dǎo)體行業(yè)和創(chuàng)新領(lǐng)域的全球卓越廠商，致力于推動人工智能、5G、高性能計算等技術(shù)的創(chuàng)新和應(yīng)用突破，驅(qū)動智能互聯(lián)世界。56年前，intel創(chuàng)始人之一的戈登·摩爾提出了摩爾定律 (Moore's Law)，推動著集成電路產(chǎn)業(yè)一直發(fā)展到今天。在先進封裝領(lǐng)域，Intel依然是技術(shù)的領(lǐng)導(dǎo)者，創(chuàng)造性地推出了EMIB，F(xiàn)overos，Co-EMIB，ODI等先進封裝和互聯(lián)技術(shù)，繼續(xù)驅(qū)動著技術(shù)不斷向前！今天，我們有機會連線Intel封裝研究與系統(tǒng)解決方案總監(jiān)Johanna Swan院士，就先進封裝技術(shù)進行深入的溝通和交流，學(xué)習(xí)先進封裝最前沿的發(fā)展動態(tài)。在個人電腦領(lǐng)域，Intel 當(dāng)之無愧是最具創(chuàng)造力的公司，Intel inside深入人心，從奔騰到酷睿再到i3\i5\i7\i9，人們?nèi)鐢?shù)家珍，每一款產(chǎn)品都帶給人們?nèi)碌捏w驗，推動著數(shù)字世界不斷向前！
異構(gòu)時代已然到來，Intel是否迸發(fā)出了新的創(chuàng)造力，又會帶給世界什么樣的新技術(shù)和產(chǎn)品？我們還是聽聽來自Intel的聲音~
Suny?Li????????????????????????????~1首先，我們想請Swan院士談一談 Intel 在先進封裝技術(shù)領(lǐng)域的研發(fā)規(guī)劃和最新的研究成果。
Johanna Swan? ? ????????????????~1好的，我首先給大家分享?Intel?先進封裝技術(shù)路線圖，圖中 X 軸代表功率效率， Y 軸代表互連密度，Z 軸則展示了我們的技術(shù)可擴展性。
從標準封裝，到嵌入式多芯片互聯(lián)橋EMIB，更多的芯片被包含到封裝中，凸點間距也越來越小，從100um變?yōu)?5-36um。然后，到 Foveros，開始將芯片堆疊在一起，進行橫向和縱向之間的互連，凸點間距進一步降低為50-25um。下一步，Intel 要做小于10um的凸點間距。達到小于 10 微米的凸點間距意味著什么？這就要說到?Intel?的混合鍵合技術(shù)Hybrid Bonding。在今年 ECTC 上?Intel?發(fā)表了一篇關(guān)于混合鍵合技術(shù)的論文，這是一種在相互堆疊的芯片之間獲得更密集互連的方法，并可實現(xiàn)更小的外形尺寸。下圖左邊的技術(shù)，被稱為 Foveros，凸點間距是 50 微米，每平方毫米有大約 400 個凸點。對于未來，?Intel?要做的是縮減到大約 10 微米的凸點間距，并達到每平方毫米 10,000 個凸點。?Hybrid Bonding?技術(shù)可以在芯片之間實現(xiàn)更多的互連，并帶來更低的電容，降低每個通道的功率，并讓我們朝著提供最好產(chǎn)品的方向發(fā)展。下圖是傳統(tǒng)凸點焊接技術(shù)和Hybrid Bonding?混合鍵合技術(shù)的比較，混合鍵合技術(shù)需要新的制造、操作、清潔和測試方法。混合鍵合技術(shù)的優(yōu)勢包括：有更高的電流負載能力，可擴展的間距小于1微米，并且具有更好的熱性能。從圖中我們可以看出，傳統(tǒng)凸點焊接技術(shù)兩個芯片中間是帶焊料的銅柱，將它們附著在一起進行回流焊，然后進行底部填充膠。Hybrid Bonding?混合鍵合技術(shù)與傳統(tǒng)的凸點焊接技術(shù)不同，?混合鍵合技術(shù)沒有突出的凸點，特別制造的電介質(zhì)表面非常光滑，實際上還會有一個略微的凹陷。在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。混合鍵合技術(shù)可以將互聯(lián)間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯(lián)密度，并獲得比底部填充膠更好的熱性能。當(dāng)然，混合鍵合技術(shù)需要新的制造、清潔和測試方法。為什么更小的間距會更有吸引力？Intel?正在轉(zhuǎn)向Chiplet的設(shè)計思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術(shù)將它們集成在一個封裝內(nèi)；然后，通過Chiplet技術(shù)，更小的區(qū)塊擁有單獨的 IP，并且可以重復(fù)使用，這是一種非常優(yōu)秀的技術(shù)，可根據(jù)特定客戶的獨特需求定制產(chǎn)品。Chiplet 技術(shù)改變了芯片到芯片的互聯(lián)，?更多的芯片間互聯(lián)需要更高的互聯(lián)密度，因此需要從傳統(tǒng)的凸點焊接轉(zhuǎn)向混合鍵合。此外，我們面對另一個挑戰(zhàn)，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進行?，F(xiàn)在有更多的芯片需要放置，能否在一次只放置一個芯片的基礎(chǔ)上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術(shù)。Intel?正在積極與法國原子能委員會電子與信息技術(shù)實驗室 CEA-LETI 合作，研究一次能夠放置多個芯片，同時進行確定性快速放置，拾取并放置更多芯片。自組裝過程中，芯片能夠?qū)⒆陨砘謴?fù)到最低能量狀態(tài)，你只需要讓它足夠接近，到最低限度的能量狀態(tài)會自己組裝、放置到位，是一種自組裝機制。這是 Intel 與 CEA-LETI 一起進行的研究。我們已經(jīng)將混合鍵合、自組裝技術(shù)添加到先進封裝技術(shù)的 Roadmap 中。
接下來，我將分享可擴展性軸(Z)上的內(nèi)容，圖1的Z軸，代表可擴展性， Co-EMIB技術(shù)就在這一象限內(nèi)。Co-EMIB技術(shù)通過使用 EMIB 和 Foveros 的組合來融合 2D 和 3D 的技術(shù)，我們通過 Co-EMIB將 40 多個芯片放入一個封裝中。 Co-EMIB 架構(gòu)基于與配套晶片和堆疊芯片復(fù)合體的高密度連接，實現(xiàn)了更大范圍的互聯(lián)，下圖展示了可以將 HBM 與 Foveros 一起放置，或者可以有不同的配套晶片。在可擴展性軸(Z)上還有一項技術(shù)，它被稱為 ODI (Omni-Directional Interconnect) 全方位互連技術(shù)，這是先進封裝的一個新維度。下圖左邊是?Intel?的 Foveros技術(shù)，我們在那里堆疊芯片，使用TSV在芯片和基板之間、芯片和芯片之間通信，一直到頂部芯片。在下圖的最右側(cè)，我們添加了金屬支柱，允許最右側(cè)的頂部芯片直接連接到封裝。這對我們非常有幫助，因為它可以減少下部芯片TSV的數(shù)量，這些支柱為我們提供了直接向頂部芯片供電的能力。這是另一種優(yōu)化，通過添加 ODI 技術(shù)為客戶進行全方位定制。上面就是我分享的?Intel?在先進封裝領(lǐng)域的研發(fā)規(guī)劃和最新研究成果。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~2非常感謝Swan院士的精彩分享，我自己感覺受益匪淺！我想讀者一定會有同樣的體會。通過?Intel?上面的技術(shù)分享，我對EMIB, Foveros,?Chiplet,?Co-EMIB, ODI等技術(shù)有了更加深入的認識，同時，進一步學(xué)習(xí)了Hybrid Bonding混合鍵合，Self-Assembly自組裝技術(shù)。下面，我想就一些熱點問題請教Swan院士。
小芯片Chiplet是封裝互連重要的應(yīng)用領(lǐng)域，請問英特爾如何利用先進封裝技術(shù)和互連技術(shù)推進Chiplet2.0異構(gòu)集成的進展？
Johanna Swan??? ????????????????~2Chiplet我們也用術(shù)語 tile（區(qū)塊）來描述，Chiplet 很重要，它能夠幫助我們獲得小的獨立的 IP，一旦擁有獨立的 IP，就可以混合在眾多產(chǎn)品中，重用率非常高，可以根據(jù)需要對集成到封裝中的產(chǎn)品進行深度定制。我認為定制是實現(xiàn)下一階段異構(gòu)集成的真正原因，因此，獲得更多不同制程節(jié)點的IP 組合，在不同的制程或節(jié)點進行異構(gòu)集成，可以為客戶進行深度定制。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~3目前來說，晶圓對晶圓?WoW (Wafer-on-Wafer) 的鍵合方式正在發(fā)展之中，請問英特爾如何布局這種鍵合方式？
Johanna Swan??? ????????????????~3晶圓對晶圓WoW的鍵合技術(shù)確實正在發(fā)展，當(dāng)考慮產(chǎn)品的互連時現(xiàn)在有兩種方法，我們可以用晶圓對晶圓?WoW?和芯片到晶圓?CoW?的鍵合技術(shù)。我認為晶圓對晶圓?WoW?和芯片到晶圓?CoW?技術(shù)都很重要，具體取決于您的產(chǎn)品。例如，對于內(nèi)存堆疊，我們今天看到業(yè)內(nèi)在進行晶圓到晶圓的鍵合。芯片到晶圓的鍵合業(yè)界也在進行，這項技術(shù)有一些不同于晶圓對晶圓鍵合技術(shù)的獨特挑戰(zhàn)，但兩者都很重要。此外，混合鍵合Hybrid Bonding技術(shù)可以應(yīng)用到晶圓對晶圓?WoW 和芯片到晶圓 CoW 技術(shù)中。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~4請問2.5D和3D集成技術(shù)目前發(fā)展到了什么階段，目前市場呈現(xiàn)了2.5D與3D封裝相結(jié)合的形式， Intel 是如何看待這種趨勢的?
Johanna Swan??? ????????????????~42.5D和3D集成技術(shù)發(fā)展的非?？?，并且，我認為這種趨勢會繼續(xù)下去。而且我認為這一趨勢帶給產(chǎn)品的機會和帶來的差異化優(yōu)勢都很重要，?Intel?的Co-EMIB就是一種類似2.5D和3D組合的技術(shù)，該技術(shù)讓?Intel?的 Ponte Vecchio 這樣的產(chǎn)品成為了可能。歸根結(jié)底，我們擁有的發(fā)展機會是在每毫米立方體上提供最多的單元并獲得每毫米立方體最多的功能。先進封裝將繼續(xù)小型化和縮小尺寸，以便我們可以獲得每毫米立方體的最大功能。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~5中國封裝測試企業(yè)也很多，市場占有率也在逐步擴大，但目前技術(shù)先進性還達不到英特爾、三星的水平，英特爾封測技術(shù)領(lǐng)先的原因是什么？您認為如何提升中國的封測技術(shù)研發(fā)？
Johanna Swan??? ????????????????~5總的來說，要認識到封裝有一個差異化的區(qū)分因素，關(guān)鍵是客戶。我們一直在努力服務(wù)客戶并提供獨特的解決方案給客戶，這也推動了我們所關(guān)注的先進封裝技術(shù)。所以我認為機會在于，隨著我們繼續(xù)為客戶提供服務(wù)，他們的產(chǎn)品需求也在不斷進化，這是真正推動封裝需要轉(zhuǎn)變的原因。我想這個問題的答案是：技術(shù)會到來，這些技術(shù)進步會隨著我們的客戶希望的差異化需求而出現(xiàn)，因此，把握這種機會將有利于提升封測技術(shù)研發(fā)。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~6在過去半導(dǎo)體制造公司和半導(dǎo)體封裝是分開的，現(xiàn)在，很多芯片制造工廠正試著發(fā)展半導(dǎo)體封裝測試技術(shù)，所以我想知道您對于今后半導(dǎo)體制造、半導(dǎo)體封裝測試的走向有哪些預(yù)判？兩者是否會走向融合或者會發(fā)展成為什么樣的共存模式？
Johanna Swan??? ????????????????~6這個問題非常好！這正是先進封裝讓人興奮的地方。因為當(dāng)我們談到 10 微米間距的混合鍵合時，我們看到的是這兩個世界正在融合，我開始研究我們正在使用的金屬層的特征尺寸低于 10 微米，例如 4 微米。現(xiàn)在，晶圓表面金屬互聯(lián)的尺寸和我們正在創(chuàng)建的將這些芯片放在一起作為封裝的一部分的特征尺寸已經(jīng)是相當(dāng)一致了。所以芯片制造和封裝正在融合，因為工藝尺寸相當(dāng)，這已經(jīng)成為一個非常重要、有趣的創(chuàng)新場所，這是非常令人興奮的。傳統(tǒng)晶圓廠使用封裝測試技術(shù)并創(chuàng)造出先進封裝的全新領(lǐng)域。我認為半導(dǎo)體制造和封裝測試會逐漸走到一起。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~7在IDM 2.0戰(zhàn)略當(dāng)中，先進封裝充當(dāng)了一個什么樣的角色？?Intel?所具有的先進封裝技術(shù)，是否會全面開放給未來的代工業(yè)務(wù)？在IDM2.0之后，Intel?在先進封裝上有哪些規(guī)劃？
Johanna Swan??? ????????????????~7我認為問題的第一部分是先進封裝在 IDM 2.0 中的作用，答案是它將起到非常重要的作用，因為它是一個非常重要的差異化因素。我們會有許多不同需求的客戶，而先進封裝將幫助我們根據(jù)這些需求進行定制，因此先進封裝是非常關(guān)鍵的。可以肯定的是，英特爾代工廠的客戶將可以使用我們已準備好的前沿技術(shù)。我們會提供?2D、2.5D 和 3D 等已經(jīng)開發(fā)的先進封裝技術(shù)，將這些技術(shù)提供給我們的代工客戶，滿足他們獨特需求。對客戶來說，獲得這些技術(shù)非常重要，滿足他們特定的產(chǎn)品需求，并且這些技術(shù)還可以進行擴展，滿足更高層次的需求。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~8現(xiàn)今Fan-Out扇出型封裝市場有兩條技術(shù)路線，即FOWLP和FOPLP，我們都知道三星正在發(fā)展FOPLP，我想知道英特爾對FOPLP這條道路有什么計劃嗎？
Johanna Swan??? ????????????????~8我想說這是因為數(shù)量推動了需求。你的問題是，目前有晶圓級封裝和面板級封裝，英特爾是否計劃進行面板級封裝。?Intel?多年來一直積極參與Fan-Out封裝計劃，我們將繼續(xù)評估需求數(shù)量是否會促使我們考慮FOPLP型封裝。?Intel?目前已經(jīng)具備了這種能力，主要看市場條件是否希望我們從晶圓轉(zhuǎn)向面板，這是我們必須回答的問題，我相信此類問題會繼續(xù)出現(xiàn)。我們一直會在該領(lǐng)域進行積極的研究和開發(fā)，重要的是不論是任何類型的封裝技術(shù)，都試圖在空間中推動特征尺寸提升。具體以晶圓或面板的方式來做，我認為市場會為我們做出決定。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~9摩爾定律逐漸式微，當(dāng)前SiP封裝技術(shù)被作為半導(dǎo)體封裝的新突破，服務(wù)器中的CPU和FPGA也需要高端SiP，請問英特爾怎么看待SiP封裝技術(shù)？是否會在SiP這塊進行布局？此外，Intel?的 EMIB、CO-EMIB和 Foveros 技術(shù)可以看作系統(tǒng)級封裝技術(shù)嗎？
Johanna Swan??? ????????????????~9我認為SiP系統(tǒng)級封裝肯定會繼續(xù)。SiP技術(shù)包括我前面提到的2D、2.5D和3D架構(gòu)。有時人們認為系統(tǒng)級封裝是3D異構(gòu)集成的一部分，實際上，它不僅僅如此，系統(tǒng)級封裝更強調(diào)系統(tǒng)的有效性。EMIB、CO-EMIB和 Foveros 技術(shù)都有助于構(gòu)成系統(tǒng)級封裝的一部分，系統(tǒng)級封裝更強調(diào)系統(tǒng)在封裝內(nèi)的實現(xiàn)，我們做居里模塊 (Curie modules) 的時候就在封裝內(nèi)實現(xiàn)了系統(tǒng)。SiP系統(tǒng)級封裝可以包括許多不同的東西，并完成系統(tǒng)的功能。很明顯，2D、2.5D 和 3D 都是可以成為系統(tǒng)級封裝的實現(xiàn)方式。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~10在先進封裝的布局方面，晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中。這些不同類型的企業(yè)對“先進封裝”的理解，是否會存在較大差異？先進封裝與傳統(tǒng)封裝之間有無明確分界點？
Johanna Swan??? ????????????????~10從傳統(tǒng)封裝到先進封裝，這是一個連續(xù)體還是有一個明確的界限？我認為“先進封裝”的名稱就意味著它是技術(shù)進步的連續(xù)體。我不確定有明確的分界線將先進封裝和傳統(tǒng)封裝區(qū)分，之所以有先進封裝這個術(shù)語，是因為我們需要堆疊芯片并將其互聯(lián)，這是對 EDA 工具的新的需求，而不是傳統(tǒng)上將芯片放在有機封裝上，那是傳統(tǒng)EDA工具需要處理的。現(xiàn)在，我們有了額外的層，額外的 3D 維度，并需要在此基礎(chǔ)上進行優(yōu)化。我們面對這樣一個事實：隨著先進封裝的連續(xù)性繼續(xù)下去，我們的EDA工具會變得更加復(fù)雜，需要整個生態(tài)系統(tǒng)來使這一切聚集在一起并優(yōu)化，并帶給我們的更好的性能。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~11我在新書《基于SiP技術(shù)的微系統(tǒng)》中提出了新的概念：功能密度定律（Function Density Law）,以單位體積內(nèi)的功能單位（Function UNITs）的數(shù)量來評價電子系統(tǒng)的發(fā)展。將評判標準從摩爾定律的晶圓平面變成了電子系統(tǒng)空間，即從三維空間的角度來評判電子系統(tǒng)的集成度，對此，您如何看待呢？
Johanna Swan??? ????????????????~11我想如果你問的是從 3D 角度來衡量電子集成水平的概念，我認為這是嘗試量化你所提供的概念一個非常好的方法。我認為，我們的機會是對工程師以及新技術(shù)來說，提供每毫米立方體更多的功能。所以，我很喜歡你提出的這個概念，我們知道有一個三維空間，我們可以開始在三維空間探索更多。我認為這是一種思考方式，我非常欣賞這樣的思考方式。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~12傳統(tǒng)封裝的功能主要有三點：芯片保護(Chip protection)、尺度放大(Scale Expansion)、電氣連接(Electric Connection)。在此基礎(chǔ)上先進封裝又增加了一些功能和特點，我的理解是：提升功能密度(Increase Function Density)，縮短互聯(lián)長度(Shorten Interconnection Length)，進行系統(tǒng)重構(gòu)(Execute System Restruction)是先進封裝重要的三個新特點。對此，你是如何看待的呢？
Johanna Swan??? ????????????????~12你提到幾點的我都能理解，我所感興趣的是，進行系統(tǒng)重構(gòu)的術(shù)語意味著什么。在這個異構(gòu)時代，當(dāng)我們采用不同的工藝流程并將芯片重新組合在一起時，如何重新組合，以最大限度地減少面積的開銷、所需的功率，以及良好的熱性能。因此，我的理解是，進行系統(tǒng)重構(gòu)意味著如何將芯片重新組合在一起并獲得最佳的性能、最小的面積、最低的功耗。通過系統(tǒng)重構(gòu)，我們可以更好地將這些不同制程節(jié)點的芯片組合在一起，使得所需的開銷最小化，并在單位毫米立方體內(nèi)獲得更多的功能。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~13當(dāng)我們談?wù)摦悩?gòu)計算時，我們是說異構(gòu)計算是CPU、GPU、FPGA等不同架構(gòu)的差異化，還是異構(gòu)計算是采用異構(gòu)集成的先進封裝而構(gòu)成？
Johanna Swan??? ????????????????~13我不確定我能否做出明確的區(qū)分。正是因為我們將這些不同的制程節(jié)點結(jié)合在一起來驅(qū)動這個連續(xù)統(tǒng)一體，我們稱之為封裝。因此，他們是在一起的，?我們并沒有真正解耦它們。要實現(xiàn)這一點，所有這些不同的制程優(yōu)化和協(xié)同工作正在推動我們的先進封裝并創(chuàng)建這種異構(gòu)集成。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~14Intel?的混合鍵合(Hybrid Bonding)技術(shù)等先進集成封裝技術(shù)目前是否有一些局限性？如何在未來進行解決？
Johanna Swan??? ????????????????~14有不同的方式來進行混合鍵合?(Hybrid Bonding)，有晶圓對晶圓WoW，芯片到晶圓CoW?？偟膩碚f，行業(yè)仍在努力提高技術(shù)成熟度，以實現(xiàn)批量制造。需要行業(yè)來推動芯片到晶圓的混合鍵合，以實現(xiàn)大批量生產(chǎn)，這就是我們行業(yè)所處的階段。另一個關(guān)鍵是潔凈度。毫無疑問，混合鍵合是一種物理技術(shù)，在鍵合過程中，必須保持高的潔凈度。我們在室溫下進行，這是混合鍵合有優(yōu)勢的一點。但是，必須保持非常非常的干凈，這和傳統(tǒng)封裝要達到的清潔度是不同的。當(dāng)我們采用這些先進封裝技術(shù)時，必須要關(guān)注潔凈度問題。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~15最后一個問題，您認為，在接下來的發(fā)展當(dāng)中，是否會出現(xiàn)新的封裝形勢？
Johanna Swan??? ????????????????~15我想就是極致的異構(gòu)集成。我認為先進封裝技術(shù)將繼續(xù)具有縮小尺寸的特征。正如我前面描述的那樣，將小的獨立的 IP 以Chiplet的形式集合在一起，我認為這就是先進封裝發(fā)展的方向。極致的異構(gòu)集成是先進封裝技術(shù)的未來趨勢。
總?結(jié)
通過和 Intel 院士Johanna Swan的深入交流和溝通，我們可以得出以下幾點結(jié)論：1）未來先進封裝中，互聯(lián)的密度會更大，界面間連接的凸點間距會縮小到10um 以下，每平方毫米的凸點數(shù)量會超過10,000個。2）混合鍵合技術(shù)Hybrid Bonding在高密度先進封裝中的普遍應(yīng)用，在混合鍵合中，凸點已經(jīng)不存在，除了金屬鍵合在一起，硅體也會鍵合在一起，硅片間沒有了空隙，無需填充膠，并具有更好的散熱性能，因為硅本身就是良好的導(dǎo)熱材料。此外，Intel提出的Hybrid Bonding技術(shù)和TSMC-SoIC技術(shù)具有異曲同工之妙。
3）從 Intel的技術(shù)路線圖中，我們看出，先進封裝除了向更高密度方向發(fā)展，在擴展軸上，同樣關(guān)注集成的靈活性，Co-EMIB和ODI就體現(xiàn)了這樣的特點。
4）從SoC到SiP再到Chiplet，電子集成更關(guān)注高時效、低缺陷率、高可重用性。
5）Intel提出的每毫米立方體里的功能，和我在新書中提出的功能密度定律 (Function Density Law)里描述的單位體積內(nèi)的功能單位 (Function UNITs)是同樣的概念，也從側(cè)面印證了功能密度定律的正確性。Intel致力于實現(xiàn)每毫米立方體里最大的功能，和功能密度定律的描述一致，真是英雄所見略同。6）集成電路制造和封裝測試和逐漸融合，這包括生產(chǎn)層面的融合和設(shè)計層面的融合，會帶來挑戰(zhàn)，也帶來了更多協(xié)同的機會。
7）先進封裝技術(shù)的發(fā)展需要以客戶需求為導(dǎo)向，針對客戶的需要研發(fā)特定的技術(shù)，這也是Intel先進封裝的發(fā)展模式，可供國內(nèi)的封測廠借鑒。
8）異構(gòu)集成依然是先進封裝發(fā)展的方向和未來的趨勢。最后，我代表個人和廣大讀者向Intel和Swan院士表示感謝！希望以后有機會再次進行交流和學(xué)習(xí)。
Intel（英特爾）是半導(dǎo)體行業(yè)和創(chuàng)新領(lǐng)域的全球卓越廠商，致力于推動人工智能、5G、高性能計算等技術(shù)的創(chuàng)新和應(yīng)用突破，驅(qū)動智能互聯(lián)世界。56年前，intel創(chuàng)始人之一的戈登·摩爾提出了摩爾定律 (Moore's Law)，推動著集成電路產(chǎn)業(yè)一直發(fā)展到今天。在先進封裝領(lǐng)域，Intel依然是技術(shù)的領(lǐng)導(dǎo)者，創(chuàng)造性地推出了EMIB，F(xiàn)overos，Co-EMIB，ODI等先進封裝和互聯(lián)技術(shù)，繼續(xù)驅(qū)動著技術(shù)不斷向前！今天，我們有機會連線Intel封裝研究與系統(tǒng)解決方案總監(jiān)Johanna Swan院士，就先進封裝技術(shù)進行深入的溝通和交流，學(xué)習(xí)先進封裝最前沿的發(fā)展動態(tài)。在個人電腦領(lǐng)域，Intel 當(dāng)之無愧是最具創(chuàng)造力的公司，Intel inside深入人心，從奔騰到酷睿再到i3\i5\i7\i9，人們?nèi)鐢?shù)家珍，每一款產(chǎn)品都帶給人們?nèi)碌捏w驗，推動著數(shù)字世界不斷向前！
異構(gòu)時代已然到來，Intel是否迸發(fā)出了新的創(chuàng)造力，又會帶給世界什么樣的新技術(shù)和產(chǎn)品？我們還是聽聽來自Intel的聲音~
Suny?Li????????????????????????????~1首先，我們想請Swan院士談一談 Intel 在先進封裝技術(shù)領(lǐng)域的研發(fā)規(guī)劃和最新的研究成果。
Johanna Swan? ? ????????????????~1好的，我首先給大家分享?Intel?先進封裝技術(shù)路線圖，圖中 X 軸代表功率效率， Y 軸代表互連密度，Z 軸則展示了我們的技術(shù)可擴展性。
從標準封裝，到嵌入式多芯片互聯(lián)橋EMIB，更多的芯片被包含到封裝中，凸點間距也越來越小，從100um變?yōu)?5-36um。
然后，到 Foveros，開始將芯片堆疊在一起，進行橫向和縱向之間的互連，凸點間距進一步降低為50-25um。下一步，Intel 要做小于10um的凸點間距。達到小于 10 微米的凸點間距意味著什么？這就要說到?Intel?的混合鍵合技術(shù)Hybrid Bonding。在今年 ECTC 上?Intel?發(fā)表了一篇關(guān)于混合鍵合技術(shù)的論文，這是一種在相互堆疊的芯片之間獲得更密集互連的方法，并可實現(xiàn)更小的外形尺寸。下圖左邊的技術(shù)，被稱為 Foveros，凸點間距是 50 微米，每平方毫米有大約 400 個凸點。對于未來，?Intel?要做的是縮減到大約 10 微米的凸點間距，并達到每平方毫米 10,000 個凸點。?Hybrid Bonding?技術(shù)可以在芯片之間實現(xiàn)更多的互連，并帶來更低的電容，降低每個通道的功率，并讓我們朝著提供最好產(chǎn)品的方向發(fā)展。下圖是傳統(tǒng)凸點焊接技術(shù)和Hybrid Bonding?混合鍵合技術(shù)的比較，混合鍵合技術(shù)需要新的制造、操作、清潔和測試方法。混合鍵合技術(shù)的優(yōu)勢包括：有更高的電流負載能力，可擴展的間距小于1微米，并且具有更好的熱性能。從圖中我們可以看出，傳統(tǒng)凸點焊接技術(shù)兩個芯片中間是帶焊料的銅柱，將它們附著在一起進行回流焊，然后進行底部填充膠。Hybrid Bonding?混合鍵合技術(shù)與傳統(tǒng)的凸點焊接技術(shù)不同，?混合鍵合技術(shù)沒有突出的凸點，特別制造的電介質(zhì)表面非常光滑，實際上還會有一個略微的凹陷。在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。混合鍵合技術(shù)可以將互聯(lián)間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯(lián)密度，并獲得比底部填充膠更好的熱性能。當(dāng)然，混合鍵合技術(shù)需要新的制造、清潔和測試方法。為什么更小的間距會更有吸引力？Intel?正在轉(zhuǎn)向Chiplet的設(shè)計思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術(shù)將它們集成在一個封裝內(nèi)；然后，通過Chiplet技術(shù)，更小的區(qū)塊擁有單獨的 IP，并且可以重復(fù)使用，這是一種非常優(yōu)秀的技術(shù)，可根據(jù)特定客戶的獨特需求定制產(chǎn)品。Chiplet 技術(shù)改變了芯片到芯片的互聯(lián)，?更多的芯片間互聯(lián)需要更高的互聯(lián)密度，因此需要從傳統(tǒng)的凸點焊接轉(zhuǎn)向混合鍵合。此外，我們面對另一個挑戰(zhàn)，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進行?，F(xiàn)在有更多的芯片需要放置，能否在一次只放置一個芯片的基礎(chǔ)上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術(shù)。Intel?正在積極與法國原子能委員會電子與信息技術(shù)實驗室 CEA-LETI 合作，研究一次能夠放置多個芯片，同時進行確定性快速放置，拾取并放置更多芯片。自組裝過程中，芯片能夠?qū)⒆陨砘謴?fù)到最低能量狀態(tài)，你只需要讓它足夠接近，到最低限度的能量狀態(tài)會自己組裝、放置到位，是一種自組裝機制。這是 Intel 與 CEA-LETI 一起進行的研究。我們已經(jīng)將混合鍵合、自組裝技術(shù)添加到先進封裝技術(shù)的 Roadmap 中。接下來，我將分享可擴展性軸(Z)上的內(nèi)容，圖1的Z軸，代表可擴展性， Co-EMIB技術(shù)就在這一象限內(nèi)。Co-EMIB技術(shù)通過使用 EMIB 和 Foveros 的組合來融合 2D 和 3D 的技術(shù)，我們通過 Co-EMIB將 40 多個芯片放入一個封裝中。 Co-EMIB 架構(gòu)基于與配套晶片和堆疊芯片復(fù)合體的高密度連接，實現(xiàn)了更大范圍的互聯(lián)，下圖展示了可以將 HBM 與 Foveros 一起放置，或者可以有不同的配套晶片。
在可擴展性軸(Z)上還有一項技術(shù)，它被稱為 ODI (Omni-Directional Interconnect) 全方位互連技術(shù)，這是先進封裝的一個新維度。下圖左邊是?Intel?的 Foveros技術(shù)，我們在那里堆疊芯片，使用TSV在芯片和基板之間、芯片和芯片之間通信，一直到頂部芯片。在下圖的最右側(cè)，我們添加了金屬支柱，允許最右側(cè)的頂部芯片直接連接到封裝。這對我們非常有幫助，因為它可以減少下部芯片TSV的數(shù)量，這些支柱為我們提供了直接向頂部芯片供電的能力。這是另一種優(yōu)化，通過添加 ODI 技術(shù)為客戶進行全方位定制。上面就是我分享的?Intel?在先進封裝領(lǐng)域的研發(fā)規(guī)劃和最新研究成果。Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~2非常感謝Swan院士的精彩分享，我自己感覺受益匪淺！我想讀者一定會有同樣的體會。通過?Intel?上面的技術(shù)分享，我對EMIB, Foveros,?Chiplet,?Co-EMIB, ODI等技術(shù)有了更加深入的認識，同時，進一步學(xué)習(xí)了Hybrid Bonding混合鍵合，Self-Assembly自組裝技術(shù)。下面，我想就一些熱點問題請教Swan院士。
小芯片Chiplet是封裝互連重要的應(yīng)用領(lǐng)域，請問英特爾如何利用先進封裝技術(shù)和互連技術(shù)推進Chiplet2.0異構(gòu)集成的進展？
Johanna Swan??? ????????????????~2Chiplet我們也用術(shù)語 tile（區(qū)塊）來描述，Chiplet 很重要，它能夠幫助我們獲得小的獨立的 IP，一旦擁有獨立的 IP，就可以混合在眾多產(chǎn)品中，重用率非常高，可以根據(jù)需要對集成到封裝中的產(chǎn)品進行深度定制。我認為定制是實現(xiàn)下一階段異構(gòu)集成的真正原因，因此，獲得更多不同制程節(jié)點的IP 組合，在不同的制程或節(jié)點進行異構(gòu)集成，可以為客戶進行深度定制。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~3目前來說，晶圓對晶圓?WoW (Wafer-on-Wafer) 的鍵合方式正在發(fā)展之中，請問英特爾如何布局這種鍵合方式？
Johanna Swan??? ????????????????~3晶圓對晶圓WoW的鍵合技術(shù)確實正在發(fā)展，當(dāng)考慮產(chǎn)品的互連時現(xiàn)在有兩種方法，我們可以用晶圓對晶圓?WoW?和芯片到晶圓?CoW?的鍵合技術(shù)。我認為晶圓對晶圓?WoW?和芯片到晶圓?CoW?技術(shù)都很重要，具體取決于您的產(chǎn)品。例如，對于內(nèi)存堆疊，我們今天看到業(yè)內(nèi)在進行晶圓到晶圓的鍵合。芯片到晶圓的鍵合業(yè)界也在進行，這項技術(shù)有一些不同于晶圓對晶圓鍵合技術(shù)的獨特挑戰(zhàn)，但兩者都很重要。此外，混合鍵合Hybrid Bonding技術(shù)可以應(yīng)用到晶圓對晶圓?WoW 和芯片到晶圓 CoW 技術(shù)中。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~4請問2.5D和3D集成技術(shù)目前發(fā)展到了什么階段，目前市場呈現(xiàn)了2.5D與3D封裝相結(jié)合的形式， Intel 是如何看待這種趨勢的?
Johanna Swan??? ????????????????~42.5D和3D集成技術(shù)發(fā)展的非?？?，并且，我認為這種趨勢會繼續(xù)下去。而且我認為這一趨勢帶給產(chǎn)品的機會和帶來的差異化優(yōu)勢都很重要，?Intel?的Co-EMIB就是一種類似2.5D和3D組合的技術(shù)，該技術(shù)讓?Intel?的 Ponte Vecchio 這樣的產(chǎn)品成為了可能。歸根結(jié)底，我們擁有的發(fā)展機會是在每毫米立方體上提供最多的單元并獲得每毫米立方體最多的功能。先進封裝將繼續(xù)小型化和縮小尺寸，以便我們可以獲得每毫米立方體的最大功能。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~5中國封裝測試企業(yè)也很多，市場占有率也在逐步擴大，但目前技術(shù)先進性還達不到英特爾、三星的水平，英特爾封測技術(shù)領(lǐng)先的原因是什么？您認為如何提升中國的封測技術(shù)研發(fā)？
Johanna Swan??? ????????????????~5總的來說，要認識到封裝有一個差異化的區(qū)分因素，關(guān)鍵是客戶。我們一直在努力服務(wù)客戶并提供獨特的解決方案給客戶，這也推動了我們所關(guān)注的先進封裝技術(shù)。所以我認為機會在于，隨著我們繼續(xù)為客戶提供服務(wù)，他們的產(chǎn)品需求也在不斷進化，這是真正推動封裝需要轉(zhuǎn)變的原因。我想這個問題的答案是：技術(shù)會到來，這些技術(shù)進步會隨著我們的客戶希望的差異化需求而出現(xiàn)，因此，把握這種機會將有利于提升封測技術(shù)研發(fā)。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~6在過去半導(dǎo)體制造公司和半導(dǎo)體封裝是分開的，現(xiàn)在，很多芯片制造工廠正試著發(fā)展半導(dǎo)體封裝測試技術(shù)，所以我想知道您對于今后半導(dǎo)體制造、半導(dǎo)體封裝測試的走向有哪些預(yù)判？兩者是否會走向融合或者會發(fā)展成為什么樣的共存模式？
Johanna Swan??? ????????????????~6這個問題非常好！這正是先進封裝讓人興奮的地方。因為當(dāng)我們談到 10 微米間距的混合鍵合時，我們看到的是這兩個世界正在融合，我開始研究我們正在使用的金屬層的特征尺寸低于 10 微米，例如 4 微米。現(xiàn)在，晶圓表面金屬互聯(lián)的尺寸和我們正在創(chuàng)建的將這些芯片放在一起作為封裝的一部分的特征尺寸已經(jīng)是相當(dāng)一致了。所以芯片制造和封裝正在融合，因為工藝尺寸相當(dāng)，這已經(jīng)成為一個非常重要、有趣的創(chuàng)新場所，這是非常令人興奮的。傳統(tǒng)晶圓廠使用封裝測試技術(shù)并創(chuàng)造出先進封裝的全新領(lǐng)域。我認為半導(dǎo)體制造和封裝測試會逐漸走到一起。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~7在IDM 2.0戰(zhàn)略當(dāng)中，先進封裝充當(dāng)了一個什么樣的角色？?Intel?所具有的先進封裝技術(shù)，是否會全面開放給未來的代工業(yè)務(wù)？在IDM2.0之后，Intel?在先進封裝上有哪些規(guī)劃？
Johanna Swan??? ????????????????~7我認為問題的第一部分是先進封裝在 IDM 2.0 中的作用，答案是它將起到非常重要的作用，因為它是一個非常重要的差異化因素。我們會有許多不同需求的客戶，而先進封裝將幫助我們根據(jù)這些需求進行定制，因此先進封裝是非常關(guān)鍵的。可以肯定的是，英特爾代工廠的客戶將可以使用我們已準備好的前沿技術(shù)。我們會提供?2D、2.5D 和 3D 等已經(jīng)開發(fā)的先進封裝技術(shù)，將這些技術(shù)提供給我們的代工客戶，滿足他們獨特需求。對客戶來說，獲得這些技術(shù)非常重要，滿足他們特定的產(chǎn)品需求，并且這些技術(shù)還可以進行擴展，滿足更高層次的需求。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~8現(xiàn)今Fan-Out扇出型封裝市場有兩條技術(shù)路線，即FOWLP和FOPLP，我們都知道三星正在發(fā)展FOPLP，我想知道英特爾對FOPLP這條道路有什么計劃嗎？
Johanna Swan??? ????????????????~8我想說這是因為數(shù)量推動了需求。你的問題是，目前有晶圓級封裝和面板級封裝，英特爾是否計劃進行面板級封裝。?Intel?多年來一直積極參與Fan-Out封裝計劃，我們將繼續(xù)評估需求數(shù)量是否會促使我們考慮FOPLP型封裝。?Intel?目前已經(jīng)具備了這種能力，主要看市場條件是否希望我們從晶圓轉(zhuǎn)向面板，這是我們必須回答的問題，我相信此類問題會繼續(xù)出現(xiàn)。我們一直會在該領(lǐng)域進行積極的研究和開發(fā)，重要的是不論是任何類型的封裝技術(shù)，都試圖在空間中推動特征尺寸提升。具體以晶圓或面板的方式來做，我認為市場會為我們做出決定。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~9摩爾定律逐漸式微，當(dāng)前SiP封裝技術(shù)被作為半導(dǎo)體封裝的新突破，服務(wù)器中的CPU和FPGA也需要高端SiP，請問英特爾怎么看待SiP封裝技術(shù)？是否會在SiP這塊進行布局？此外，Intel?的 EMIB、CO-EMIB和 Foveros 技術(shù)可以看作系統(tǒng)級封裝技術(shù)嗎？
Johanna Swan??? ????????????????~9我認為SiP系統(tǒng)級封裝肯定會繼續(xù)。SiP技術(shù)包括我前面提到的2D、2.5D和3D架構(gòu)。有時人們認為系統(tǒng)級封裝是3D異構(gòu)集成的一部分，實際上，它不僅僅如此，系統(tǒng)級封裝更強調(diào)系統(tǒng)的有效性。EMIB、CO-EMIB和 Foveros 技術(shù)都有助于構(gòu)成系統(tǒng)級封裝的一部分，系統(tǒng)級封裝更強調(diào)系統(tǒng)在封裝內(nèi)的實現(xiàn)，我們做居里模塊 (Curie modules) 的時候就在封裝內(nèi)實現(xiàn)了系統(tǒng)。SiP系統(tǒng)級封裝可以包括許多不同的東西，并完成系統(tǒng)的功能。很明顯，2D、2.5D 和 3D 都是可以成為系統(tǒng)級封裝的實現(xiàn)方式。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~10在先進封裝的布局方面，晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中。這些不同類型的企業(yè)對“先進封裝”的理解，是否會存在較大差異？先進封裝與傳統(tǒng)封裝之間有無明確分界點？
Johanna Swan??? ????????????????~10從傳統(tǒng)封裝到先進封裝，這是一個連續(xù)體還是有一個明確的界限？我認為“先進封裝”的名稱就意味著它是技術(shù)進步的連續(xù)體。我不確定有明確的分界線將先進封裝和傳統(tǒng)封裝區(qū)分，之所以有先進封裝這個術(shù)語，是因為我們需要堆疊芯片并將其互聯(lián)，這是對 EDA 工具的新的需求，而不是傳統(tǒng)上將芯片放在有機封裝上，那是傳統(tǒng)EDA工具需要處理的。現(xiàn)在，我們有了額外的層，額外的 3D 維度，并需要在此基礎(chǔ)上進行優(yōu)化。我們面對這樣一個事實：隨著先進封裝的連續(xù)性繼續(xù)下去，我們的EDA工具會變得更加復(fù)雜，需要整個生態(tài)系統(tǒng)來使這一切聚集在一起并優(yōu)化，并帶給我們的更好的性能。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~11我在新書《基于SiP技術(shù)的微系統(tǒng)》中提出了新的概念：功能密度定律（Function Density Law）,以單位體積內(nèi)的功能單位（Function UNITs）的數(shù)量來評價電子系統(tǒng)的發(fā)展。將評判標準從摩爾定律的晶圓平面變成了電子系統(tǒng)空間，即從三維空間的角度來評判電子系統(tǒng)的集成度，對此，您如何看待呢？
Johanna Swan??? ????????????????~11我想如果你問的是從 3D 角度來衡量電子集成水平的概念，我認為這是嘗試量化你所提供的概念一個非常好的方法。我認為，我們的機會是對工程師以及新技術(shù)來說，提供每毫米立方體更多的功能。所以，我很喜歡你提出的這個概念，我們知道有一個三維空間，我們可以開始在三維空間探索更多。我認為這是一種思考方式，我非常欣賞這樣的思考方式。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~12傳統(tǒng)封裝的功能主要有三點：芯片保護(Chip protection)、尺度放大(Scale Expansion)、電氣連接(Electric Connection)。在此基礎(chǔ)上先進封裝又增加了一些功能和特點，我的理解是：提升功能密度(Increase Function Density)，縮短互聯(lián)長度(Shorten Interconnection Length)，進行系統(tǒng)重構(gòu)(Execute System Restruction)是先進封裝重要的三個新特點。對此，你是如何看待的呢？
Johanna Swan??? ????????????????~12你提到幾點的我都能理解，我所感興趣的是，進行系統(tǒng)重構(gòu)的術(shù)語意味著什么。在這個異構(gòu)時代，當(dāng)我們采用不同的工藝流程并將芯片重新組合在一起時，如何重新組合，以最大限度地減少面積的開銷、所需的功率，以及良好的熱性能。因此，我的理解是，進行系統(tǒng)重構(gòu)意味著如何將芯片重新組合在一起并獲得最佳的性能、最小的面積、最低的功耗。通過系統(tǒng)重構(gòu)，我們可以更好地將這些不同制程節(jié)點的芯片組合在一起，使得所需的開銷最小化，并在單位毫米立方體內(nèi)獲得更多的功能。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~13當(dāng)我們談?wù)摦悩?gòu)計算時，我們是說異構(gòu)計算是CPU、GPU、FPGA等不同架構(gòu)的差異化，還是異構(gòu)計算是采用異構(gòu)集成的先進封裝而構(gòu)成？
Johanna Swan??? ????????????????~13我不確定我能否做出明確的區(qū)分。正是因為我們將這些不同的制程節(jié)點結(jié)合在一起來驅(qū)動這個連續(xù)統(tǒng)一體，我們稱之為封裝。因此，他們是在一起的，?我們并沒有真正解耦它們。要實現(xiàn)這一點，所有這些不同的制程優(yōu)化和協(xié)同工作正在推動我們的先進封裝并創(chuàng)建這種異構(gòu)集成。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~14Intel?的混合鍵合(Hybrid Bonding)技術(shù)等先進集成封裝技術(shù)目前是否有一些局限性？如何在未來進行解決？
Johanna Swan??? ????????????????~14有不同的方式來進行混合鍵合?(Hybrid Bonding)，有晶圓對晶圓WoW，芯片到晶圓CoW?？偟膩碚f，行業(yè)仍在努力提高技術(shù)成熟度，以實現(xiàn)批量制造。需要行業(yè)來推動芯片到晶圓的混合鍵合，以實現(xiàn)大批量生產(chǎn)，這就是我們行業(yè)所處的階段。另一個關(guān)鍵是潔凈度。毫無疑問，混合鍵合是一種物理技術(shù)，在鍵合過程中，必須保持高的潔凈度。我們在室溫下進行，這是混合鍵合有優(yōu)勢的一點。但是，必須保持非常非常的干凈，這和傳統(tǒng)封裝要達到的清潔度是不同的。當(dāng)我們采用這些先進封裝技術(shù)時，必須要關(guān)注潔凈度問題。
Suny?Li? ? ? ? ? ? ? ? ? ? ? ? ? ??~15最后一個問題，您認為，在接下來的發(fā)展當(dāng)中，是否會出現(xiàn)新的封裝形勢？
Johanna Swan??? ????????????????~15我想就是極致的異構(gòu)集成。我認為先進封裝技術(shù)將繼續(xù)具有縮小尺寸的特征。正如我前面描述的那樣，將小的獨立的 IP 以Chiplet的形式集合在一起，我認為這就是先進封裝發(fā)展的方向。極致的異構(gòu)集成是先進封裝技術(shù)的未來趨勢。
總?結(jié)
通過和 Intel 院士Johanna Swan的深入交流和溝通，我們可以得出以下幾點結(jié)論：1）未來先進封裝中，互聯(lián)的密度會更大，界面間連接的凸點間距會縮小到10um 以下，每平方毫米的凸點數(shù)量會超過10,000個。2）混合鍵合技術(shù)Hybrid Bonding在高密度先進封裝中的普遍應(yīng)用，在混合鍵合中，凸點已經(jīng)不存在，除了金屬鍵合在一起，硅體也會鍵合在一起，硅片間沒有了空隙，無需填充膠，并具有更好的散熱性能，因為硅本身就是良好的導(dǎo)熱材料。此外，Intel提出的Hybrid Bonding技術(shù)和TSMC-SoIC技術(shù)具有異曲同工之妙。
3）從 Intel的技術(shù)路線圖中，我們看出，先進封裝除了向更高密度方向發(fā)展，在擴展軸上，同樣關(guān)注集成的靈活性，Co-EMIB和ODI就體現(xiàn)了這樣的特點。
4）從SoC到SiP再到Chiplet，電子集成更關(guān)注高時效、低缺陷率、高可重用性。
5）Intel提出的每毫米立方體里的功能，和我在新書中提出的功能密度定律 (Function Density Law)里描述的單位體積內(nèi)的功能單位 (Function UNITs)是同樣的概念，也從側(cè)面印證了功能密度定律的正確性。Intel致力于實現(xiàn)每毫米立方體里最大的功能，和功能密度定律的描述一致，真是英雄所見略同。6）集成電路制造和封裝測試和逐漸融合，這包括生產(chǎn)層面的融合和設(shè)計層面的融合，會帶來挑戰(zhàn)，也帶來了更多協(xié)同的機會。
7）先進封裝技術(shù)的發(fā)展需要以客戶需求為導(dǎo)向，針對客戶的需要研發(fā)特定的技術(shù)，這也是Intel先進封裝的發(fā)展模式，可供國內(nèi)的封測廠借鑒。
8）異構(gòu)集成依然是先進封裝發(fā)展的方向和未來的趨勢。最后，我代表個人和廣大讀者向Intel和Swan院士表示感謝！希望以后有機會再次進行交流和學(xué)習(xí)。
下載文檔
