當(dāng)前位置:首頁(yè) > 技術(shù)學(xué)院 > 技術(shù)前線(xiàn)
[導(dǎo)讀]Cadence軟件是一款知名的PCB電路板設(shè)計(jì)軟件,這款軟件從畫(huà)板功能上來(lái)說(shuō)要超出同類(lèi)軟件不少,Cadence工具提供了良好且交互的工作接口和強(qiáng)大完善的功能,和它前端產(chǎn)品Cadence、OrCAD、Capture的結(jié)合,為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線(xiàn)提供了最完美解決方案。太平洋下載中心為您提供Cadence軟件下載。

Cadence

Cadence截圖1

軟件特色:

Allegro 擁有完善的 Constraint 設(shè)定,用戶(hù)只須按要求設(shè)定好布線(xiàn)規(guī)則,在布線(xiàn)時(shí)不違反 DRC 就可以達(dá)到布線(xiàn)的設(shè)計(jì)要求,從而節(jié)約了煩瑣的人工檢查時(shí)間,提高了工作效率!更能夠定義最小線(xiàn)寬或線(xiàn)長(zhǎng)等參數(shù)以符合當(dāng)今高速電路板布線(xiàn)的種種需求。


Cadence

Cadence截圖2

軟件中的 Constraint Manger 提供了簡(jiǎn)潔明了的接口方便使用者設(shè)定和查看 Constraint 宣告。它與 Capture 的結(jié)合讓 E.E. 電子工程師在繪制線(xiàn)路圖時(shí)就能設(shè)定好規(guī)則數(shù)據(jù),并能一起帶到Allegro工作環(huán)境中,自動(dòng)在擺零件及布線(xiàn)時(shí)依照規(guī)則處理及檢查,而這些規(guī)則數(shù)據(jù)的經(jīng)驗(yàn)值均可重復(fù)使用在相同性質(zhì)的電路板設(shè)計(jì)上。

Allegro 除了上述的功能外,其強(qiáng)大的自動(dòng)推擠 push 和貼線(xiàn) hug 走線(xiàn)以及完善的自動(dòng)修線(xiàn)功能更是給用戶(hù)提供極大的方便;強(qiáng)大的貼圖功能,可以提供多用戶(hù)同時(shí)處理一塊復(fù)雜板子,從而大大地提高了工作效率?;蚴抢眠x購(gòu)的切圖功能將電路版切分成各個(gè)區(qū)塊,讓每個(gè)區(qū)塊各有專(zhuān)職的人同時(shí)進(jìn)行設(shè)計(jì) ,達(dá)到同份圖多人同時(shí)設(shè)計(jì)并能縮短時(shí)程的目的。


Cadence

Cadence截圖3

用戶(hù)在布線(xiàn)時(shí)做過(guò)更名、聯(lián)機(jī)互換以及修改邏輯后,可以非常方便地回編到 Capture 線(xiàn)路圖中,線(xiàn)路圖修改后也可以非常方便地更新到 Allegro 中;用戶(hù)還可以在 Capture 與 Allegro 之間對(duì)對(duì)象的互相點(diǎn)選及修改。

對(duì)于業(yè)界所重視的銅箔的繪制和修改功能, Allegro 提供了簡(jiǎn)單方便的內(nèi)層分割功能,以及能夠?qū)φ?fù)片內(nèi)層的檢閱。對(duì)于鋪銅也可分動(dòng)態(tài)銅或是靜態(tài)銅,以作為鋪大地或是走大電流之不同應(yīng)用。動(dòng)態(tài)銅的參數(shù)可以分成對(duì)所有銅、單一銅或單一對(duì)象的不同程度設(shè)定,以達(dá)到銅箔對(duì)各接點(diǎn)可設(shè)不同接續(xù)效果或間距值等要求,來(lái)配合因設(shè)計(jì)特性而有的特殊設(shè)定。

在輸出的部分,底片輸出功能包含 274D 、 274X 、 Barco DPF 、 MDA 以及直接輸出 ODB++ 等多樣化格式數(shù)據(jù)當(dāng)然還支持生產(chǎn)所需的 Pick & Place 、 NC Drill 和 Bare-Board Test 等等原始數(shù)據(jù)輸出。Allegro 所提供的強(qiáng)大輸入輸出功能更是方便與其它相關(guān)軟件的溝通,例如 ADIVA 、 UGS(Fabmaster) 、 VALOR 、Agilent ADS… 或是機(jī)構(gòu)的 DXF 、 IDF……… 。為了推廣整個(gè)先進(jìn) EDA 市場(chǎng) ,Allegro 提供了Cadence、OrCAD、Layout 、 Allegro 、 P-CAD 等接口,讓想轉(zhuǎn)換 PCB Layout 軟件的使用者,對(duì)于舊有的圖檔能順利轉(zhuǎn)換至 Allegro 中。 Allegro 有著 操作方便,接口友好,功能強(qiáng)大,整合性好 等諸多優(yōu)點(diǎn),是一家公司投資 EDA 軟件的理想選擇。


Cadence

Cadence截圖4

使用方法:

實(shí)時(shí)在線(xiàn)的DRC錯(cuò)誤檢查與管理設(shè)置方法

(1)OrCAD Capture 17.4實(shí)時(shí)在線(xiàn)查看和修改在原理圖創(chuàng)建過(guò)程中的DRC規(guī)則檢查結(jié)果,能夠支持實(shí)時(shí)在線(xiàn)的DRC檢查結(jié)果,并用專(zhuān)用的管理窗口給出DRC的檢查規(guī)則結(jié)果。

(2)打開(kāi).opj或者.dsn文件以后,OrCAD Capture軟件會(huì)自動(dòng)顯示給出DRC規(guī)則檢查的窗口OnlineDRCs,并在窗口中能清晰的看到原理圖設(shè)計(jì)過(guò)程中存在的錯(cuò)誤和警告信息。

(3)在Online DRCs窗口中雙擊其中的某個(gè)錯(cuò)誤或者警告信息,導(dǎo)航窗口會(huì)自動(dòng)跳轉(zhuǎn)到對(duì)應(yīng)的錯(cuò)誤圖出處,并處于選中狀態(tài)。如下圖中給出的電氣DRC警告信息為U2A缺少Footprint的信息,鼠標(biāo)點(diǎn)擊DRC警告信息后會(huì)自動(dòng)跳轉(zhuǎn)到U2A的原理圖處并高亮選中。

(4)鼠標(biāo)在U2A元件上點(diǎn)擊右鍵選擇Property Editor窗口,可以看到PCB Footprint中缺少封裝參數(shù)的定義。

(5)在PCB Footprint窗口中輸入元件的封裝DIP14_3,然后可以看到Online DRCs窗口中U2A的封裝屬性缺失的警告信息自動(dòng)消失,說(shuō)明此錯(cuò)誤已經(jīng)解決。

(6)Online DRCs窗口有電氣警告信息,有些網(wǎng)絡(luò)是懸空的單網(wǎng)絡(luò),比如點(diǎn)擊N16615100的網(wǎng)絡(luò)錯(cuò)誤信息,自動(dòng)跳轉(zhuǎn)到該網(wǎng)絡(luò)的錯(cuò)誤處并高亮顯示。

(7)移動(dòng)U6元件到原理圖懸空網(wǎng)絡(luò)鏈接處,引腳出現(xiàn)紅點(diǎn)后柵格自動(dòng)對(duì)齊鏈接上網(wǎng)絡(luò)。

(8)放下鼠標(biāo)后,Online DRCs窗口警告信息中,N16615100 等幾個(gè)單根浮空的網(wǎng)絡(luò)信息已經(jīng)自動(dòng)消失了,說(shuō)明該部分的警告信息已經(jīng)解決。

(9)接下來(lái)看看DRC的規(guī)則設(shè)置和檢查方法。點(diǎn)擊圖標(biāo)或者執(zhí)行PCB Design rulescheck命令可以打開(kāi)DRC的規(guī)則設(shè)置窗口。

(10)在Options菜單中,Online DRC是開(kāi)啟實(shí)時(shí)DRC檢查的總開(kāi)關(guān),設(shè)置成ON后開(kāi)啟了實(shí)時(shí)DRC規(guī)則檢查,設(shè)置成OFF后,就關(guān)閉了實(shí)時(shí)進(jìn)行DRC檢查的功能。Batch DRC中是設(shè)置的DRC的區(qū)域,檢查標(biāo)記,檢查的輸出的報(bào)告,檢查的輸出的報(bào)告等。

(11)在Rules Setup菜單中,可以設(shè)置電氣規(guī)則和物理規(guī)則,Batch是執(zhí)行命令后的批量檢查開(kāi)關(guān),Online是在線(xiàn)的檢查開(kāi)關(guān),勾選后將表示該項(xiàng)執(zhí)行在線(xiàn)的DRC檢查。

(12)比如勾選Check powerground short功能的Online,后可以執(zhí)行實(shí)時(shí)檢查原理圖設(shè)計(jì)中是否有電源和GND短路的錯(cuò)誤,勾選后執(zhí)行可以看到當(dāng)前的原理圖中存在有電源和GND的錯(cuò)誤,在Online DRCs窗口已經(jīng)給出警告信息。D_VDD和GND的兩個(gè)網(wǎng)絡(luò)短路。

(13)在OnlineDRCs窗口已經(jīng)給出警告信息處點(diǎn)擊,可以跳轉(zhuǎn)到原理圖中錯(cuò)誤處高亮顯示。

(14)刪除該處短路的錯(cuò)誤網(wǎng)絡(luò)后,可以看到在Online DRCs窗口給出警告信息已經(jīng)自動(dòng)消失,表明該問(wèn)題已經(jīng)排除。


Cadence

Cadence截圖5

常見(jiàn)問(wèn)答:

1. Q:我的ALLEGRO 是14.0版本的,F(xiàn)ILE——EXPORT——后面就沒(méi)有看到SUB DRAWING的命令了。如果用EDIT——COPY的話(huà)又不能把A板的線(xiàn)貼到B板上,我該怎么辦?

A: 是不是你啟動(dòng)Allegro 時(shí)Cadence Product Choices 沒(méi)選好,要選PCB Dedign Expert 或Allegro Expert~~~

2. Q: 在A(yíng)LLEGRO中,找個(gè)器件好難啊,他只是點(diǎn)亮器件而光標(biāo)不移動(dòng)到器件那里。請(qǐng)問(wèn)各為大俠,有沒(méi)辦法可以象POWERPCB 那樣,查找零件時(shí)光標(biāo)跟著移動(dòng)?

A:確認(rèn)將元件點(diǎn)亮后,將鼠標(biāo)移動(dòng)至右下角的小顯示框中,單擊左鍵,光標(biāo)即可自動(dòng)轉(zhuǎn)到所點(diǎn)亮的元件處.

3. Q: 將logic_edit_enabled打開(kāi)后,只能刪除單個(gè)的net, logic_edit_enabled打開(kāi)".是從何處打開(kāi)

A: 在14.2中的操作:

Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下刪除NET。

4. Q: 想移動(dòng)元件的某一個(gè)PIN , 請(qǐng)問(wèn)該如何做。用move 命令, 總提示Symbol or drawing must have UNFIXED_PINS property。

A: edit -> properties 選中要move Pin的元件的 symbols,增加 UNFIXED_PINS 屬性即可。

5.Q: how can i get rid of the "dynamic length" dialogue box

A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on

6 .Q: 請(qǐng)問(wèn)如何將以刪除的PIN NUMBER及SILKSCREEN還原

A:刪除此零件,再重新導(dǎo)入~~~或可以直接UPDATE 零件也可以

7. Q:從orcad導(dǎo)入后,place->quickplace,但是出來(lái)的元件上面很多絲橫,就和鋪銅一樣,怎么回事?

A:把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.

8. Q:請(qǐng)問(wèn)在allegro中,怎様畫(huà)一條沒(méi)有綠漆的綫

A:同樣位置再畫(huà)一根sold mask的線(xiàn)

9. Q: 如何將走線(xiàn)的尖角過(guò)渡改成圓弧?

A:可以直接畫(huà)圓弧上去,記得勾上replace etch,原來(lái)的線(xiàn)就沒(méi)了或使用slide 命令﹐然后在右邊的tab option選項(xiàng)中的comers改成arc,再去移動(dòng)線(xiàn)﹐就可以改成圓弧﹗

10.Q: allegro中覆銅的基本步驟是怎樣的?

A:edit/shape進(jìn)入shape編輯模式——edit/change net(pick)點(diǎn)上GND net——shape/parameters設(shè)置相關(guān)參數(shù)(看help)——void/auto進(jìn)行shape處理——shape/fill退出shape編輯模式。

11. Q:怎么設(shè)置參數(shù)才能得到THERMAL REILIF 的連接呢 ?

A:在畫(huà)完鋪銅范圍以后,菜單會(huì)進(jìn)入鋪銅狀態(tài)這時(shí)shape-->parameters...對(duì)于負(fù)片,在做熱漂移焊盤(pán)前,必須先定義各類(lèi)焊盤(pán)的FLASH SYMBOL,*.FSM文件,然后加到各類(lèi)焊盤(pán)的鋪銅層,再鋪銅。做出光繪文件就能看見(jiàn)連接了。

12.Q:請(qǐng)教如何修改手工銅的角度,還有就是我要在銅箔里挖一個(gè)VIA 或一個(gè)PIN 的空間,該如何做?

A:edit-->shape,選取銅箔,點(diǎn)右鍵done,這時(shí)菜單改變了,可以用edit-->vertex 修改頂點(diǎn)的方式修改銅箔邊框角度.而挖空間要用到void中的shpe(多邊形)或circle(圓形)或Element(零件外形)要不干脆auto一下,自動(dòng)會(huì)幫你挖好

13 Q:Regular pad 、Anti-pad 和Thermal pad的區(qū)別

A:真實(shí)焊盤(pán)大小、帶隔離大小焊盤(pán)、花焊盤(pán)

14.Q: 怎么做方形(或其他非圓形)負(fù)片熱汗盤(pán)?

A:做一個(gè)方形(或其他非圓形)的shape symbol,然后再在做pad時(shí)將shape symbol賦給flash~~

Allegro快捷鍵:

一、常用鍵盤(pán)命令

在allegro 中有很多鍵盤(pán)命令,它是通過(guò)鍵盤(pán)輸入來(lái)激活或執(zhí)行相關(guān)的命令。鍵盤(pán)

命令基本上包含了大部分的菜單命令。下面列舉幾個(gè)常用的鍵盤(pán)命令。

1、x 100:Y 坐標(biāo)不變,X 方向移動(dòng)100 個(gè)單位值(以設(shè)定的原點(diǎn)為參考點(diǎn))

2、y 100:X 坐標(biāo)不變,Y 方向移動(dòng)100 個(gè)單位值

3、x 100 100:移動(dòng)到(100,100)坐標(biāo)處

pick 命令與上面的x 或y 命令功能相同,只是在執(zhí)行pick 命令時(shí)會(huì)彈出一個(gè)窗口,輸入想要的坐標(biāo)值就可以,與上面相對(duì)應(yīng),pick 命令也提供三種模式:pick、pickx 和picky。

4、mirror:激活鏡相命令(本命令是先激活,后選擇要鏡相的對(duì)象)。

5、rotate:激活旋轉(zhuǎn)命令(本操作要先選取對(duì)象,后執(zhí)行該命令)

6、angle 90:旋轉(zhuǎn)90 度(本操作要先選取對(duì)象,后執(zhí)行該命令)

二、常用快捷鍵

alias F2 done:結(jié)束當(dāng)前命令

alias F3 oops:取消前一次操作

alias F4 cancel:取消當(dāng)前命令

alias F5 show element:激活“屬性顯示”命令

alias F6 add connect:執(zhí)行布線(xiàn)命令

alias F7 vertex:激活“增加倒角”命令

alias F8 zoom points:點(diǎn)取放大

alias F9 zoom fit:滿(mǎn)屏顯示

alias F10 zoom in:放大窗口

alias F11 zoom out:縮小窗口

alias F12 property edit:激活“屬性編輯”命令

funckey + subclass -+:切換到下一層

funckey - subclass --:切換到上一層

編輯點(diǎn)評(píng):

Cadence設(shè)計(jì)系統(tǒng)公司于日前發(fā)布了其新的誠(chéng)意大作Cadence SPB OrCAD Allegro 17.2-2016,該版本其為我們帶來(lái)了一些全新易用特性。但是為了提高Cadence Allegro及OrCAD 17.0的仿真性能,Cadence 17.0將只支持64位版本的操作系統(tǒng),以充分利用最新硬件的存儲(chǔ)及IO性能。

同時(shí),由于Cadence 17采用了新的數(shù)據(jù)存儲(chǔ)方式,這也使其不再兼容以往的版本,即其設(shè)計(jì)的文件不能降級(jí),同時(shí)還帶來(lái)了新的padstack創(chuàng)建方式,這些新的變化使得全球很多老用戶(hù)覺(jué)得暫時(shí)還無(wú)法適應(yīng),但對(duì)于仿真規(guī)則驅(qū)動(dòng)的PCB設(shè)計(jì)流程來(lái)說(shuō),用戶(hù)體驗(yàn)提升還是很大的。太平洋下載中心為您提供cadence免費(fèi)版下載。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀(guān)點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車(chē)的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車(chē)技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車(chē)工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車(chē)。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車(chē) 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶(hù)希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱(chēng),數(shù)字世界的話(huà)語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱(chēng)"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉