電路基礎(chǔ)程序設(shè)計(jì)

八個(gè)爪的放大器，塑料外殼。

第一步你得有個(gè)芯片的電路和版圖的設(shè)計(jì)工具，他們一般是一個(gè)工具，最常用的是candence。這個(gè)工具性的東西吧，很多的時(shí)候，也需要一點(diǎn)點(diǎn)天賦。我學(xué)習(xí)這個(gè)東西，就很慢很慢，學(xué)的不好。這個(gè)也有深層次的原因，可能是接觸電腦比較晚，大學(xué)期間才真正的學(xué)會(huì)使用計(jì)算機(jī)。也可能是應(yīng)試思維一直困擾著我，不能深入思考和理解?？傊@是你吃飯的碗，你吃什么飯，都得擱這個(gè)碗里吃，不然就撒了。軟件總得有個(gè)電腦裝吧，一般來說，不裝在個(gè)人電腦上，個(gè)人的電腦上就裝個(gè)終端，軟件裝在服務(wù)器上。我們說過，我們現(xiàn)有的設(shè)計(jì)，很依賴大量的計(jì)算，沒個(gè)優(yōu)質(zhì)的服務(wù)器，就像做飯沒有鍋——再好的工程師也抓瞎。

第二步在仿真工具里面，你得有一個(gè)工藝庫。這個(gè)工藝庫里面有一個(gè)工藝的和電路參數(shù)相關(guān)的文件和模型。比如閾值電壓、電源電壓、柵電容、阱的注入濃度、源漏的注入濃度等等，只有你想不到，沒有工藝文件上漏掉的。一個(gè)成熟的工藝是幾十年的技術(shù)積累，眾多工程師的心血才能造就的。芯片產(chǎn)業(yè)的發(fā)展，絕不是一蹴而就的，絕不是有好的政策就能騰飛，就能趕日韓超德美的。說句不恰當(dāng)?shù)脑挵?，這比在雄安畫個(gè)圈難得多。

第三歩你得畫一個(gè)電路圖。給這個(gè)電路設(shè)計(jì)各種參數(shù)，主要是管子的寬長(zhǎng)比和電阻的阻值。設(shè)置輸入信號(hào)和檢測(cè)輸出信號(hào)。畫圖的時(shí)候有空就看看PDK工藝文件，看懂是不可能的了，看看還是非常必要的。例如不同的電阻具有不同的特點(diǎn)，阱電阻的誤差可能高達(dá)40%!這就是為什么一定要看工藝文件，你需要選擇合適的器件，而不是隨便哪個(gè)都可以。

第四步設(shè)置好仿真環(huán)境，直流、瞬態(tài)和交流仿真一個(gè)都不能少。

dc直流仿真：設(shè)置靜態(tài)工作點(diǎn)。

ac交流仿真：主要查看增益的大小和截止頻率。

Tran瞬態(tài)仿真：看看波形，主要查看是不是有波形失真，直流工作點(diǎn)有沒有被破壞，管子有沒有進(jìn)入線性區(qū)。

第五步畫版圖。版圖這個(gè)東西吧，你說難，基本上?？粕湍墚?，你說簡(jiǎn)單，需要考慮的問題非常非常多，ESD，寄生效應(yīng)等等。這就好比做飯，大廚做的好，可惜不能常常吃，有客人的時(shí)候吃一下，平時(shí)還得吃外賣。退一萬步講，你還得過工藝角呢。有句話說的好，版圖好看，性能不一定好，版圖不好看，性能一定不好。這也個(gè)看顏值的技術(shù)。

第六步版圖DRC,LVS。DRC是工藝規(guī)則的檢查，比如金屬與金屬之間不能過窄啦，大塊金屬不能要啦之類的瑣碎問題。往往一做DRC，幾萬個(gè)錯(cuò)誤，修改幾個(gè)小地方，就只剩幾十個(gè)錯(cuò)誤了。LVS幫助你讓版圖和電路圖的結(jié)構(gòu)一致，不至于出現(xiàn)邏輯錯(cuò)誤。這時(shí)候就需要打lable了，lable一定打的越大越刺眼越好，鬼都不知道你什么時(shí)候會(huì)發(fā)現(xiàn)lable打錯(cuò)了，或者連線連錯(cuò)了。

第七步跑跑工藝角。工藝角是個(gè)讓人傷心絕望的東西，它其實(shí)就是在考慮最差的工藝條件和最糟糕的外界環(huán)境下，你的芯片還能不能工作。這個(gè)情況很難達(dá)到，往往電路仿真好好的，一過工藝角就是一坨屎，毫無性能。想想你的iPhone，不要說零下40度，零下幾度就已經(jīng)自動(dòng)關(guān)機(jī)了，沒有人知道這個(gè)電池引起的還是芯片引起的，但是同屬工藝角問題。但是夏天iPhone的卡頓，也是工藝角考慮不周或者芯片老化導(dǎo)致的。尤其是航天用的芯片，極端情況下也必須能工作。版圖的好壞很大程度上反應(yīng)在工藝角的仿真中，一個(gè)好的版圖，可以使設(shè)計(jì)通過極端條件的考驗(yàn)。其實(shí)，在完成電路圖時(shí)就已經(jīng)可以進(jìn)行工藝角仿真了，但是我從沒那么做過。

第八步把你千辛萬苦做好的版圖交給工藝廠商。工藝廠商會(huì)把它做在一個(gè)大大的硅片上，然后劃片劃下來一個(gè)小小的芯片給你。這部分是一門專門的課程——芯片工藝。幾百頁的課本，更不要說實(shí)踐起來有多復(fù)雜了。

第九步封裝測(cè)試。你通過綁線把這個(gè)小芯片與帶塑料外殼的金屬管腳相連，然后你測(cè)試一下這個(gè)小玩意兒到底能不能工作，工作的怎么樣。分出產(chǎn)品等級(jí)來，賣不同的價(jià)格。

你看，你有可能都會(huì)做嗎?

實(shí)際上，電路設(shè)計(jì)的是前端工程師，畫版圖的是版圖工程師又稱后端工程師，工藝廠商的工藝師又是另一撥人，封裝測(cè)試工程師也很不容易。一般來說，前端的工資最高，后端可能是最低的，封裝測(cè)試居中，工藝差別比較大。