8位MCU霍恩競(jìng)爭(zhēng)優(yōu)勢(shì)不斷發(fā)展的體系結(jié)構(gòu)

在8位MCU架構(gòu)的進(jìn)化變化正在幫助他們留在包的頭部在整個(gè)MCU市場(chǎng)部銷售​​方面。在許多應(yīng)用中，8位MCU成功抵御來(lái)自32位MCU的競(jìng)爭(zhēng) - 而不僅僅是在設(shè)計(jì)需要非常小的外形尺寸，超低能耗，低引腳和非常低的價(jià)格情況。在一些情況下，8位MCU實(shí)際上優(yōu)于其32位的競(jìng)爭(zhēng)對(duì)手。市場(chǎng)研究公司IC Insights的，亞利桑那州鳳凰城，預(yù)測(cè)，8位MCU將繼續(xù)在微控制器業(yè)務(wù)最大的單位出貨量至少到2018年。另一方面，32位MCU的出貨量增長(zhǎng)速度為9.5% - 一個(gè)更高的年利率超過(guò)8位器件。一些架構(gòu)的改變 - 比如做8位MCU更容易在C代碼編程 - 落入跟上不斷變化的世界的范疇。其他的變化有一個(gè)“回到未來(lái)”對(duì)他們的感覺(jué)，如返回與MCU的外設(shè)執(zhí)行任務(wù)，而無(wú)需CPU干預(yù)的閉環(huán)反饋控制的概念。自治區(qū)MCU外設(shè)已經(jīng)存在了相當(dāng)長(zhǎng)的一段時(shí)間，但MCU供應(yīng)商，致力于全力支持他們的8位產(chǎn)品線不斷增加的移動(dòng)術(shù)語(yǔ)“自主外圍”的含義到一個(gè)新的境界復(fù)雜的技術(shù)。

可配置邏輯單元

最近一系列創(chuàng)新技術(shù)來(lái)自Microchip的技術(shù)公司稱之為“功能啟用”它開(kāi)始與“核心獨(dú)立外設(shè)”的概念 - 外圍設(shè)備專門(mén)設(shè)計(jì)的盡可能在無(wú)需CPU干預(yù) - 并有效溝通彼此在必要時(shí)。增強(qiáng)外設(shè)至外圍通信是利用可配置邏輯單元(CLCS)實(shí)現(xiàn)的。 Microchip的芯片設(shè)計(jì)師創(chuàng)造了這個(gè)通信的靈活性，使嵌入式系統(tǒng)設(shè)計(jì)人員可以使用核心獨(dú)立外設(shè)硬件來(lái)實(shí)現(xiàn)閉環(huán)反饋控制系統(tǒng)。除了減輕處理負(fù)荷的CPU，這有其他好處包括：更快的響應(yīng)時(shí)間，應(yīng)用程序代碼更少，降低能源消耗，并減少對(duì)MCU的內(nèi)存需求。 CLC模塊具有八個(gè)信號(hào)可作為輸入到可配置邏輯單元和每個(gè)輸入信號(hào)可變化從設(shè)備到設(shè)備。多達(dá)四個(gè)輸入可以同時(shí)被選擇，這是使用4個(gè)8輸入多路傳遞到CLC的數(shù)據(jù)選通階段對(duì)輸入信號(hào)進(jìn)行。圖1示出了具有與CLCxSEL0和CLCxSEL1寄存器選擇的輸入信號(hào)的CLC的初始配置步驟。用配置工具后續(xù)步驟創(chuàng)建CLC的完整功能。

圖1：在配置的第一階段可配置邏輯單元。

閉環(huán)控制

該功能啟用的概念開(kāi)始，查明可能存在的任何嵌入式應(yīng)用通用功能組件。這些包括：電力轉(zhuǎn)換，定時(shí)，傳感器接口，電機(jī)控制，輸出和信號(hào)生成，通信，人機(jī)接口，以及安全(遵守涉及軟件中斷的規(guī)定，例如)。要注意的是Microchip的功能啟用移動(dòng)術(shù)語(yǔ)“自主周”的含義到一個(gè)新的領(lǐng)域是很重要的。作為CLC，并且其中核 - 獨(dú)立外設(shè)芯片上實(shí)施的方式的結(jié)果，結(jié)果是不單純的外圍，其作用或多或少獨(dú)立地不時(shí)執(zhí)行一個(gè)單一的功能。相反，外圍 - 外圍設(shè)備的組合，或 - 可以根據(jù)需要?jiǎng)討B(tài)由設(shè)計(jì)者組合。

應(yīng)用

芯 - 獨(dú)立外設(shè)被用于不同的用途的一個(gè)例子是Microchip的數(shù)控振蕩器(NCO)。雖然通常用在照明控制應(yīng)用，它也可用于與設(shè)備上的其它現(xiàn)有的外圍​​設(shè)備一起使用，以實(shí)現(xiàn)某些類型的數(shù)據(jù)發(fā)送/接收的應(yīng)用或甚至促進(jìn)更高高分辨率PWM。常規(guī)的PWM開(kāi)始在相對(duì)低的開(kāi)關(guān)頻率失去有效分辨率。在脈沖的最小增量變化寬度可實(shí)現(xiàn)通過(guò)與16 MHz的系統(tǒng)時(shí)鐘速度的傳統(tǒng)的PWM，例如是62.5毫微秒。如果最快的PWM時(shí)鐘為四分之一的振蕩器頻率(FOSC / 4)，那么這將增加至250納秒。用盡可能少的15 PS的增量脈沖寬度的變化而PWM可以與核心獨(dú)立外設(shè)的MCU然而，建造，通過(guò)與CLC結(jié)合使用數(shù)控振蕩器(NCO)。的簡(jiǎn)化框圖，示出該技術(shù)示出在圖2中輸出控制器塊是基于CLC。雖然NCO本身不能產(chǎn)生一個(gè)PWM信號(hào)，其行為可以通過(guò)添加CLC-基于輸出控制器以產(chǎn)生所需的PWM輸出被改變。的NCO確定脈沖寬度。常規(guī)的片上PWM可以用作一個(gè)時(shí)鐘源來(lái)觸發(fā)PWM周期。在CLC控制邏輯用于當(dāng)切換時(shí)鐘指示其是時(shí)間的下一個(gè)脈沖來(lái)設(shè)置一個(gè)輸出。該CLC清除輸出完成脈沖一旦NCO溢出。

圖2：使用NCO和CLC-基于輸出控制器實(shí)現(xiàn)高分辨率PWM。任何數(shù)量的時(shí)鐘源的可使用(例如，定時(shí)器或甚至外部信號(hào))，并且在一些應(yīng)用中的外部觸發(fā)可以是啟動(dòng)脈沖的最佳選擇。一個(gè)零電流檢測(cè)電路，例如，將建立一個(gè)電源時(shí)是適當(dāng)?shù)摹：?- 獨(dú)立外設(shè)的MCU，在這種類型的應(yīng)用程序的工作，因?yàn)樗蒀LC，PWM和NCO塊的一個(gè)例子是PIC16F1509-I / SS。要開(kāi)始使用這種類型的設(shè)計(jì)方式，在PIC10F32X開(kāi)發(fā)板是一個(gè)非常有用的工具。這是工廠NCO和CLC演示軟件編程，包括原型領(lǐng)域的應(yīng)用開(kāi)發(fā)。雖然與外圍設(shè)備創(chuàng)建的閉環(huán)反饋控制系統(tǒng)的策略有很多優(yōu)點(diǎn)，有時(shí)候CPU干預(yù)是真正需要 - 當(dāng)系統(tǒng)出現(xiàn)異常行為，例如。硬件限制定時(shí)器這種可能性。大多數(shù)外設(shè)啟動(dòng)某種形式的活動(dòng)，但硬件限制定時(shí)器通常用于等待一個(gè)事件的發(fā)生 - 做一些針對(duì)這一情況不會(huì)發(fā)生的事件。從電源的應(yīng)用程序損壞保護(hù)的MOSFET是一個(gè)很好的例子。 LED照明應(yīng)用要求非常高的分辨率電源。用Microchip的核心獨(dú)立外設(shè)，一個(gè)PWM可被配置為驅(qū)動(dòng)一對(duì)FET無(wú)需CPU干預(yù)在正常情況下。在PWM未關(guān)閉時(shí)，它應(yīng)該，硬件限制定時(shí)器，運(yùn)算放大器和比較器可以用來(lái)確保MOSFET不被損壞的情況。計(jì)時(shí)器的基本任務(wù)是監(jiān)視一定的時(shí)間間隔后，PWM是否關(guān)閉，因?yàn)樗鼤?huì)在正常運(yùn)行。如果沒(méi)有，硬件限制定時(shí)器觸發(fā)中斷，要求CPU檢查出異常，這可能是一個(gè)小故障或更嚴(yán)重的原因。如果CPU確定該條件是其中將PWM應(yīng)關(guān)閉，​​則整個(gè)關(guān)機(jī)操作需要大約80納秒，因?yàn)樗窃谟布袌?zhí)行：比較器可以在50納秒翻轉(zhuǎn);占綜合運(yùn)算放大器的壓擺率又增加了30納秒。軟件實(shí)現(xiàn)幾乎不會(huì)那么快，因?yàn)闀?huì)有延遲的兩個(gè)或三個(gè)時(shí)鐘周期涉及發(fā)出中斷加發(fā)出指令所需要的時(shí)間。在某些情況下，有可能也造成較高優(yōu)先級(jí)的中斷的延遲。 Microchip的8位PIC16F170X / 171X系列是最早擁有核心獨(dú)立外設(shè)。這個(gè)家庭的成員，可用于多種應(yīng)用，包括智能照明控制。一個(gè)典型的選擇可能是PIC16F1703-I / SL。伴隨產(chǎn)品是DM330014 LED照明開(kāi)發(fā)工具包。

32位挑戰(zhàn)

在應(yīng)用中，8位和32位MCU競(jìng)爭(zhēng)，32位的倡導(dǎo)者的說(shuō)法一直是他們的低端設(shè)備的價(jià)格競(jìng)爭(zhēng)力的8位MCU(與在大批量購(gòu)買，他們甚至有可能定價(jià)更低)。仔細(xì)檢查那些具有成本競(jìng)爭(zhēng)力的8位MCU 32位MCU，然而，表明它們是只集成基本的外設(shè)低端設(shè)備。然而，增加更多的外圍設(shè)備增加了成本，所以配套的低端32位器件外設(shè)豐富的8位設(shè)備可能不會(huì)總是產(chǎn)生一個(gè)蘋(píng)果對(duì)蘋(píng)果的比較。低端32位MCU只剩下一個(gè)選擇：在軟件運(yùn)行的硬件是什么與外圍設(shè)備的隊(duì)列8位器件做更有效率。即，更少的行的代碼，更快的響應(yīng)時(shí)間，更快地向市場(chǎng)推出的應(yīng)用，和更低的能量消耗，因?yàn)楦嗟膱?zhí)行指令需要更多的時(shí)鐘周期。執(zhí)行功能在硬件上更快也允許微控制器進(jìn)入休眠模式更快 - 并停留的時(shí)間長(zhǎng)一些。

指令集和流水線

雖然Microchip的可以采取信貸的最新創(chuàng)新的8位架構(gòu)，它絕不是唯一一家具有強(qiáng)烈的承諾，使8位MCU能夠提供卓越的性能。 Silicon Labs公司已經(jīng)重新設(shè)計(jì)了基本的8051 MCU架構(gòu)成一個(gè)流水線復(fù)雜指令集(CISC)設(shè)備，獲取/解碼/執(zhí)行管階段。指令集體系結(jié)構(gòu)已被修改以最大化指令吞吐量，同時(shí)保持100%的對(duì)象的代碼兼容。這種“硬連接”的實(shí)現(xiàn)提供了原始的微碼版本的許多好處。 Silicon Labs的指令集本身也發(fā)生了變化。它現(xiàn)在被映射到兩級(jí)流水線增加的吞吐量，并保持一個(gè)8位的程序存儲(chǔ)器寬度。其結(jié)果是，在1或2個(gè)時(shí)鐘周期執(zhí)行大多數(shù)指令，并提供原始8051芯的20至25倍的性能的MCU。流水線結(jié)構(gòu)提供了計(jì)算性能，能夠提供更先進(jìn)的CPU架構(gòu)來(lái)毫不遜色。大多數(shù)基于RISC的微控制器，例如，是基于寄存器的，并允許對(duì)存儲(chǔ)在寄存器文件中的值只算術(shù)邏輯單元(ALU)操作。這意味著以“與”兩個(gè)值相加，值必須移到寄存器文件它們可被操作上之前。 Silicon Labs的8051架構(gòu)，在另一方面，直接執(zhí)行此操作存儲(chǔ)在外設(shè)寄存器的值。這使得MCU進(jìn)行快速控制功能。除了積極支持其8位產(chǎn)品線，Silicon Labs公司還雕刻出一個(gè)利基市場(chǎng)在低功耗運(yùn)行。其C8051F96x系列的成員，如C8501F969-A-GM集成片上DC-DC轉(zhuǎn)換器，它由40%降低工作模式功耗，并提供比電池壽命的移動(dòng)應(yīng)用程序和應(yīng)用程序增加了線性穩(wěn)壓器更高的效率電壓轉(zhuǎn)換其中，主電源不可用。

結(jié)論

雖然8位MCU正在取代大量32位MCU的計(jì)算密集型應(yīng)用，他們還是提供了很多有吸引力的功能，系統(tǒng)設(shè)計(jì)師。 IC公司具有強(qiáng)大的8位產(chǎn)品線已經(jīng)成功地發(fā)展架構(gòu)和指令集保留8位MCU的競(jìng)爭(zhēng)力。也許最重要的創(chuàng)新是在片上外設(shè)，提供了硬件執(zhí)行的地區(qū)時(shí)，32位MCU是價(jià)格競(jìng)爭(zhēng)力，必須在軟件上執(zhí)行。增強(qiáng)型技術(shù)與外圍設(shè)備和新型的外圍設(shè)備之間的通信是給8位器件更大的優(yōu)勢(shì)，在需要低能量消耗成本敏感的應(yīng)用。