電源電壓波形影響的抑制改進電路（a）

中的VT3分別改為圖8-21(a) (b)的接法，就可以克服上述缺
點。在圖801中，當(dāng)V一電壓減小時，VT3的恒流值也髓之減小，亦即使IDI.Inz減小，
因而Jrcs也減小，從而VTl;:集電極電阻Rcs上的壓降R。．Ia也減小。這樣就抵消了由于
V一減小造成的輸出端電位的變化。同樣，當(dāng)V一增大時，Ra,．Jf。也增大。因此圖8-21
所示電路的擾電源電壓波動特性比圖8-20更好心圖8-21(a)中的二極管VD是用來補償
VTi的、，比的溫度漂移的。