TigerSHARC DSP在信號(hào)處理系統(tǒng)中的應(yīng)用

摘要：文中討論了TiserSHARC DSP在信號(hào)處理系統(tǒng)中的幾個(gè)應(yīng)用問題。介紹了多片TigerSHARC DSP芯片構(gòu)成的信號(hào)處理系統(tǒng)組成；估計(jì)了系統(tǒng)的運(yùn)算量、所需的計(jì)算時(shí)間以及完成算法所需的DSP數(shù)目；討論了DSP復(fù)位波形的要求以及與CPLD配置芯片的關(guān)系；最后說明了DSP的電源供電和功耗的計(jì)算方法。

    關(guān)鍵詞：TigerSHARC DSP；運(yùn)算量；復(fù)位；功耗

隨著人們對(duì)實(shí)時(shí)信號(hào)處理要求的不斷提高和大規(guī)模集成電路的迅速發(fā)展，作為數(shù)字信號(hào)處理核心和標(biāo)志的數(shù)字信號(hào)處理器?ＤＳＰ?芯片得到了快速的發(fā)展和應(yīng)用。本文將介紹Ａｎａｌｏｇ Ｄｅｖｉｃｅ公司的一款ＤＳＰ－ＴｉｇｅｒＳＨＡＲＣ在信號(hào)處理系統(tǒng)中的應(yīng)用，并將對(duì)設(shè)計(jì)中的一些問題進(jìn)行討論說明。

１　系統(tǒng)設(shè)計(jì)及各部分功能簡(jiǎn)介

圖１所示是一個(gè)信號(hào)處理系統(tǒng)的硬件框圖。實(shí)際上，為了簡(jiǎn)化系統(tǒng)硬件，減少ＤＳＰ片間連線，該系統(tǒng)的６個(gè)ＤＳＰ以松耦合的鏈路方式進(jìn)行連接。首先由ＤＳＰ１通過外部ＤＭＡ方式讀入中頻解調(diào)后的Ｉ、Ｑ路數(shù)據(jù)，并由ＤＳＰ１對(duì)讀入數(shù)據(jù)進(jìn)行脈沖壓縮?匹配濾波?，脈沖壓縮后進(jìn)行二次對(duì)消，以消除固定雜波。再由ＤＳＰ１將處理后的數(shù)據(jù)按距離單元段通過鏈路口０、１分別發(fā)送給ＤＳＰ２、ＤＳＰ４。ＤＳＰ２、ＤＳＰ４主要進(jìn)行目標(biāo)檢測(cè)?ＭＴＤ?，并采用滑窗加權(quán)ＦＦＴ實(shí)現(xiàn)窄帶多譜勒濾波器組。當(dāng)ＤＳＰ２、ＤＳＰ４完成ＭＴＤ后? 再將對(duì)應(yīng)每個(gè)距離單元的１６個(gè)輸出數(shù)據(jù)通過鏈路口分別送到ＤＳＰ３和ＤＳＰ５。之后，由ＤＳＰ３、ＤＳＰ５先進(jìn)行求模運(yùn)算，再進(jìn)行恒虛警計(jì)算。ＤＳＰ３、ＤＳＰ５處理后的數(shù)據(jù)經(jīng)鏈路口傳輸?shù)剑模樱校叮冢模樱校督拥皆撔盘?hào)后，先對(duì)距離單元內(nèi)１６個(gè)輸出進(jìn)行門限處理，并選擇其中最小雜波剩余值作為本單元的輸出。門限處理后，ＤＳＰ６還應(yīng)完成視頻積累，視頻積累采用累加求平均的方式，這樣可以避免反饋積累的拖尾現(xiàn)象。視頻數(shù)據(jù)以ＤＭＡ方式通過外部口送出，并分別加到Ｄ／Ａ與ＤＳ９６Ｆ１７２等輸入端，前者產(chǎn)生模擬視頻，后者以差分形式送到顯示單元。

圖1

２?。裕椋纾澹颍樱龋粒遥?ＤＳＰ簡(jiǎn)介

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ是一款高性能的靜態(tài)超標(biāo)量數(shù)字信號(hào)處理器，該處理器專為大的信號(hào)處理和通信任務(wù)而在結(jié)構(gòu)上進(jìn)行了優(yōu)化。由于該處理器將非常寬的存儲(chǔ)帶寬和雙運(yùn)算模塊結(jié)合在一起，從而建立了數(shù)字信號(hào)處理器性能的新標(biāo)準(zhǔn)。ＴｉｇｅｒＳＨＡＲＣ靜態(tài)超標(biāo)量結(jié)構(gòu)使ＤＳＰ每周期能夠執(zhí)行多達(dá)４條指令、２４個(gè)１６－ｂｉｔ定點(diǎn)運(yùn)算和６個(gè)浮點(diǎn)運(yùn)算。

該ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ器件在三條相互獨(dú)立的１２８ｂｉｔ寬度的內(nèi)部數(shù)據(jù)總線中，每條可連接三個(gè)２Ｍｂｉｔ內(nèi)部存儲(chǔ)器中的一個(gè)，并可提供４個(gè)字的數(shù)據(jù)、指令及Ｉ／Ｏ訪問和１２Ｇｂｙｔｅｓ／ｓ的內(nèi)部存儲(chǔ)器帶寬。當(dāng)其運(yùn)行在２５０ＭＨｚ時(shí)，ＡＤＳＰ－ＴＳ１０１Ｓ的內(nèi)核指令周期為４ｎｓ，同時(shí)可以提供２０億次的４０ｂｉｔ ＭＡＣ運(yùn)算或者５００萬次８０ｂｉｔ ＭＡＣ運(yùn)算。

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ器件的主要性能如下：

●最高運(yùn)行速度為２５０ＭＨｚ，指令周期為４ｎｓ；

●帶有６Ｍｂｉｔｓ片內(nèi)ＳＲＡＭ；

●帶有雙運(yùn)算模塊?每個(gè)內(nèi)部包含有一個(gè)ＡＬＵ、一個(gè)乘法器、一個(gè)移位器和一個(gè)寄存器組；

●具有一個(gè)外部端口、４個(gè)鏈路口和可編程標(biāo)志引腳、ＳＤＲＡＭ控制器和２個(gè)定時(shí)器；

●與用于片上仿真的ＩＥＥＥ１１４９．１標(biāo)準(zhǔn)的ＪＴＡＧ接口兼容；

●可通過共享總線無縫連接多達(dá)８?jìng)€(gè)Ｔｉｇｅｒ-ＳＨＡＲＣ ＤＳＰ的片內(nèi)總線仲裁。

３　系統(tǒng)運(yùn)算量分析及計(jì)算時(shí)間估計(jì)

根據(jù)信號(hào)處理任務(wù)，下面具體分析系統(tǒng)各組成部分的運(yùn)算量，并估計(jì)所需的時(shí)間，并確定完成算法所需的ＤＳＰ數(shù)目（總信號(hào)處理周期小于１０００μｓ）。

３．１ 脈沖壓縮

圖２所示是采用ＦＦＴ技術(shù)實(shí)現(xiàn)脈沖壓縮濾波的算法框圖。若總距離單元數(shù)為１２００，則需做２０４８點(diǎn)復(fù)數(shù)ＦＦＴ。當(dāng)２０４８點(diǎn)復(fù)數(shù)ＦＦＴ完成后，還必須和預(yù)先存儲(chǔ)好的匹配濾波器系數(shù)Ｈ?ｋ?相乘。一般需要做２０４８?jìng)€(gè)復(fù)數(shù)乘法，相乘結(jié)果還需做２０４８點(diǎn)復(fù)數(shù)ＩＦＦＴ以獲得脈沖壓縮結(jié)果。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做２０４８點(diǎn)復(fù)數(shù)ＦＦＴ?ＩＦＦＴ?大約需要１００μｓ?工作在２５０ＭＨｚ?。因此，可以充分利用ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的雙運(yùn)算塊和單指令多數(shù)據(jù)?ＳＩＭＤ?特點(diǎn)同時(shí)進(jìn)行兩個(gè)距離單元的復(fù)數(shù)乘法，這種方法完成２０４８?jìng)€(gè)復(fù)數(shù)乘法僅需２５μｓ。

固定雜波對(duì)消可以采用二次對(duì)消器來實(shí)現(xiàn)，其差分方程為：

ｙ（ｎ）＝ｘ（ｎ）－２ｘ（ｎ－１）＋ｘ（ｎ－２）

對(duì)于每個(gè)距離單元，它都需要取三個(gè)數(shù)、做兩個(gè)減法、一個(gè)加法并存儲(chǔ)一個(gè)數(shù)，這樣，完成１２００個(gè)距離單元的二次對(duì)消大約需要２５μｓ。因此，脈沖壓縮和固定雜波二次對(duì)消只需要一片ＤＳＰ便可完成，而且還有較多時(shí)間富余。

３．２ 動(dòng)目標(biāo)檢測(cè)（ＭＴＤ）

用ＦＦＴ實(shí)現(xiàn)窄帶多譜勒濾波器組時(shí)，為了降低旁瓣，可在系統(tǒng)中采用滑窗加權(quán)ＦＦＴ的方法，權(quán)系數(shù)為海明權(quán)，即：

Ｓ（ｋ）＝ＦＦＴ{Ｓ(ｎ)Ｗ(ｎ)}?　?。睿剑?１,２,…Ｎ－１

其中Ｓ(ｎ)為雷達(dá)回波序列,而Ｗ(ｎ)則可用下式表示：

Ｗ(ｎ)＝０．５４－０．４６ｃｏｓ[２πｎ／（Ｎ－１）] 

?。睿剑?１,２,…Ｎ－１

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做１６點(diǎn)加權(quán)復(fù)數(shù)ＦＦＴ大約需要８０個(gè)指令周期?０．３２μｓ?，因此，當(dāng)距離單元數(shù)為１２００時(shí)，共需３８４μｓ。這樣，此滑窗多譜勒濾波器組?考慮到運(yùn)算的輔助操作?僅需要兩片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ就可實(shí)現(xiàn)并行處理，且還有較多的富余時(shí)間。

３．３ 求模

求模可采用如下近似公式：

一般情況下，求模須對(duì)每個(gè)距離單元的１６個(gè)通道ＦＦＴ輸出進(jìn)行運(yùn)算。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做一個(gè)１６通道的求模運(yùn)算需要０．５μｓ，距離單元數(shù)為１２００時(shí)，共需６００μｓ?故可由兩片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ并行處理。

３．４ 恒虛警

恒虛警算法框圖如圖３所示。

該算法可充分利用ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的雙運(yùn)算模塊，同時(shí)并行處理兩個(gè)距離單元的兩個(gè)通道，完成１２００個(gè)距離單元的１６個(gè)通道的恒虛警計(jì)算共需５００μｓ，故可用ＤＳＰ３和ＤＳＰ４并行處理。

３．５ 積累

積累可采用簡(jiǎn)單累加求平均的方式，由于其計(jì)算量較少，因此，用一片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ實(shí)現(xiàn)仍有較大時(shí)間富余。

綜上所述，由ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ構(gòu)成的高速信號(hào)處理系統(tǒng)總共僅需６片ＤＳＰ，即可對(duì)不同的距離單元段進(jìn)行并行處理。

４?。裕椋纾澹颍樱龋粒遥?ＤＳＰ特殊的復(fù)位方式

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的上電復(fù)位波形較為特殊，在設(shè)計(jì)時(shí)應(yīng)充分重視，建議采用ＣＰＬＤ實(shí)現(xiàn)其復(fù)位。上電復(fù)位波形要求如圖４所示。但應(yīng)注意以下幾點(diǎn)：

（１）ｔＳＴＡＲＴ＿ＬＯ在供電穩(wěn)定之后必須至少大于１ｍｓ?

（２）ｔＰＵＬＳＥ１＿ＨＩ必須大于５０個(gè)系統(tǒng)時(shí)鐘周期，同時(shí)小于１００個(gè)系統(tǒng)時(shí)鐘周期；

（３）ｔＰＵＬＳＥ２＿ＬＯ 必須大于１００個(gè)系統(tǒng)時(shí)鐘周期。

（４）在ＤＳＰ上電后，如需正常復(fù)位，其低電平持續(xù)時(shí)間必須大于１００個(gè)系統(tǒng)時(shí)鐘周期。

本系統(tǒng)采用ＥＰ１Ｋ５０產(chǎn)生上電復(fù)位波形和時(shí)序控制。由于ＥＰ１Ｋ５０需要一個(gè)配置芯片，而且它和ＤＳＰ存在一個(gè)上電先后的問題。也就是說，在上電后，如果ＣＰＬＤ芯片完成配置文件的讀入時(shí)，ＤＳＰ仍未上電穩(wěn)定，則應(yīng)充分延長(zhǎng)Ｔｓｔａｒｔ＿ｌｏ的低電平時(shí)間，以避免ＤＳＰ上電未穩(wěn)定而ＣＰＬＤ上電波形已結(jié)束。因此，應(yīng)保證ＤＳＰ上電穩(wěn)定先于ＣＰＬＤ芯片配置文件的讀入，此問題在系統(tǒng)設(shè)計(jì)時(shí)應(yīng)予以充分重視，否則ＤＳＰ將無法正常工作。

５　電源供電及功耗估計(jì)

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ有三個(gè)電源，其中數(shù)字３．３Ｖ為Ｉ／Ｏ供電；數(shù)字１．２Ｖ為ＤＳＰ內(nèi)核供電；模擬１．２Ｖ為內(nèi)部鎖相環(huán)和倍頻電路供電。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ要求數(shù)字３．３Ｖ和１．２Ｖ應(yīng)同時(shí)上電。若無法嚴(yán)格同步，則應(yīng)保證內(nèi)核電源１．２Ｖ先上電，Ｉ／Ｏ電源３．３Ｖ后上電。本系統(tǒng)在數(shù)字３．３Ｖ輸入端并聯(lián)了一個(gè)大電容，而在數(shù)字１．２Ｖ輸入端并聯(lián)了一個(gè)小電容，其目的就是為了保證３．３Ｖ充電時(shí)間大于１．２Ｖ充電時(shí)間，以便很好地解決電源供電先后的問題。

５．１ 內(nèi)核功耗估計(jì)

內(nèi)核最大電流為１．２７７Ａ，該電流是ＤＳＰ進(jìn)行單指令多數(shù)據(jù)（ＳＩＭＤ）方式下，４個(gè)１６位定點(diǎn)字乘加與兩個(gè)四字讀取并行操作以及進(jìn)行由外部口到內(nèi)部存儲(chǔ)器ＤＭＡ操作所需的電流。實(shí)際上，ＤＳＰ內(nèi)核電流大小還和內(nèi)核工作頻率有關(guān)，圖５所示是其內(nèi)核電流與頻率的關(guān)系曲線。因此，供給ＤＳＰ內(nèi)核電流可根據(jù)不同的并行處理任務(wù)和內(nèi)核工作頻率來確定。若并行處理較少，工作頻率低，所需電流就小。這樣，最大內(nèi)核功耗為：

ＰＤＤ＝ＶＤＤ×ＩＤＤ＝１．２×１．２７７＝１．５３４Ｗ

５．２ 外部口功耗估計(jì)

外部口的功耗（對(duì)ＶＤＤ－ＩＯ）主要是輸出引腳(例如數(shù)據(jù)線的某個(gè)位由高到低，或由低到高) 轉(zhuǎn)換的功率消耗，而且該功耗與系統(tǒng)無關(guān)。由于這種轉(zhuǎn)換的外部平均電流為０．１３７Ａ，因此，功耗為：

ＰＤＤ＿ＩＯ＝０．１３７０Ａ×３．３Ｖ＝０．４５Ｗ 

６　結(jié)束語

本文介紹了多片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ在實(shí)時(shí)信號(hào)處理系統(tǒng)中的應(yīng)用。該系統(tǒng)充分利用了ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ高速的運(yùn)算能力及數(shù)據(jù)吞吐量，可對(duì)不同的距離單元段進(jìn)行并行處理。文中分析了系統(tǒng)的運(yùn)算量、所需計(jì)算時(shí)間以及完成算法所需的ＤＳＰ數(shù)，并且討論了ＤＳＰ應(yīng)用過程中的復(fù)位，電源設(shè)計(jì)和功耗問題，因而具有一定的工程指導(dǎo)意義。實(shí)踐表明，由ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ構(gòu)成的系統(tǒng)硬件結(jié)構(gòu)簡(jiǎn)單，軟件編寫容易，且成本較低。目前該系統(tǒng)已成功用于某雷達(dá)系統(tǒng)。