AD10242型雙通道高速ADC及其應(yīng)用

AD10242型電路是美國(guó)ADI公司推出的高速模/數(shù)轉(zhuǎn)換器（ADC）。樣速度高達(dá)每秒40MHz，最一種高速度、高性能、低功耗的12位雙通道模/數(shù)轉(zhuǎn)換器。采用±5.0V電源供電，其輸入信號(hào)既可以是雙極性也可以是單極性。片內(nèi)帶有跟蹤/保護(hù)放大器（T/H）、基準(zhǔn)電源和輸出緩沖器。芯片內(nèi)的2個(gè)通道完全獨(dú)立，均有各自的譯碼和模擬輸入，每個(gè)通道均用激光修正增益和偏移匹配，可保證2通道間串?dāng)_優(yōu)于80dB。該電路無(wú)疑是小體積、高速、高集成度嵌入式處理系統(tǒng)的理想選擇。

1 AD10242內(nèi)核介紹

AD10242中的每一個(gè)通道內(nèi)均集成了3個(gè)單片器件AD9632、OP279、AD9042以及多個(gè)電阻器和去耦電容器。AD10242的內(nèi)部結(jié)構(gòu)如圖1所示。其核心器件是AD9042，輸入信號(hào)通過(guò)一個(gè)精度電阻分壓器可在±0.5V、±1.0V、±2.0V中進(jìn)行選擇，采用電阻分壓方式可保護(hù)給內(nèi)部放大器AD9632提供0.4V輸入電壓。AD9632是提供給模/數(shù)轉(zhuǎn)換器AD9042的直流耦合水平相移電路。該放大器配置為不可翻轉(zhuǎn)模式，交流信號(hào)通過(guò)修正可為ADC提供一個(gè)不變的輸入，其中心是AD9042的內(nèi)部參考電壓。AD10242可用于雷達(dá)信號(hào)處理、通信接收機(jī)、FILR信號(hào)處理、保密通信等信號(hào)處理的應(yīng)用系統(tǒng)中。

圖1

    AD10242中的核心器件AD9042以AD公司的高速互補(bǔ)雙極型處理技術(shù)為基礎(chǔ)，采用一種改進(jìn)型多路并行結(jié)構(gòu)設(shè)計(jì)，在20MHz帶寬上保證具有80dB的無(wú)失真動(dòng)態(tài)范圍，典型信噪比為68dB。AD9042模/數(shù)轉(zhuǎn)換器采用二級(jí)轉(zhuǎn)換模式，這種設(shè)計(jì)可保證在較低功率下滿足12位精度，而不必采用激光修正的。它的1V（峰-峰值）單端模擬輸入與2.4V的中點(diǎn)電壓可構(gòu)成單端輸入差動(dòng)輸出放大器A1和兩個(gè)輸入信號(hào)。A1輸出則可用于驅(qū)動(dòng)第一個(gè)跟蹤/保護(hù)放大器（TH1），編碼輸入的高電平狀態(tài)可將TH1置于保持狀態(tài)。TH1的保持信號(hào)用于產(chǎn)生6位的粗轉(zhuǎn)換ADC值的輸入，這6位精轉(zhuǎn)換值數(shù)據(jù)又可驅(qū)動(dòng)一個(gè)6位DAC，而這6位粗轉(zhuǎn)換又可在TH3的輸入端被TH2輸入的模擬值相減以產(chǎn)生一個(gè)剩余差信號(hào)，剩余差信號(hào)在下一個(gè)時(shí)鐘周期再通過(guò)保持放大器（TH3）又被差值放大器A2放大，然后由7位精轉(zhuǎn)換ADC轉(zhuǎn)換以產(chǎn)生7位數(shù)據(jù)代碼，其中一位代碼重疊用于調(diào)整前面6位ADC產(chǎn)生。將6位精轉(zhuǎn)換代碼與7位精轉(zhuǎn)換代碼在數(shù)字糾錯(cuò)邏輯中合并并加以校正，即可產(chǎn)生輸出代碼（12位并行數(shù)據(jù)），同時(shí)以與CMOS兼容的模式用二進(jìn)制補(bǔ)碼輸出。

2 AD10242的引腳功能

3 AD10242的應(yīng)用

3.1 AD10242的信號(hào)輸入

AD10242的模擬輸入可以設(shè)計(jì)為直流耦合雙極性輸入（±0.5V,±1.0V,±2.0V），也可通過(guò)外接電阻器配置為單極性輸入。在UPOS和UCOM間連接一個(gè)2.43kΩ的可變電阻器（可用于偏移校準(zhǔn)），可實(shí)現(xiàn)1V，2V，4V的正極輸入，在UNEG和UCOM間連接一個(gè)2.43kΩ的可變電阻器可實(shí)現(xiàn)-1V，-2V，-4V的負(fù)極輸入。

    3.2 AD10242的編碼信號(hào)輸入

AD10242在邏輯接口與TTL和CMOS邏輯兼容，依靠編碼信號(hào)ENCODE的節(jié)拍可在其上升沿采集數(shù)據(jù)，其中驅(qū)動(dòng)ENCODE引腳的信號(hào)源必須是干凈、無(wú)振蕩的，因?yàn)檎袷幍男盘?hào)源會(huì)降低SNR指標(biāo)，其時(shí)序如圖2所示。

AD10242的編碼信號(hào)輸入端可與微分輸入級(jí)相接。當(dāng)接不接ENCODE或其他輸入信號(hào)時(shí)，輸入級(jí)偏置電壓為1.6V。而對(duì)于TTL或CMOS應(yīng)用，其代碼信號(hào)源應(yīng)接到ENCODE。ENCODE可通過(guò)一低值電感器或高頻片狀電容器接地。

3.3 電源

由于AD10242采用模擬±5V電源與數(shù)字±5V電源，所以設(shè)計(jì)時(shí)最好把它們分開(kāi)饋電，因?yàn)榭焖俚臄?shù)字振蕩可能將轉(zhuǎn)換噪聲耦合回模擬電源中。每個(gè)電源引腳都要接10μF的鉭電容器和0.01μF的片狀態(tài)電容來(lái)對(duì)每組電源去耦，去耦元件應(yīng)盡可能地靠近A/D轉(zhuǎn)換器處。模擬電源去耦要先接到模擬地線點(diǎn)，數(shù)字電源去耦要先接到數(shù)字地線點(diǎn)。模擬地和數(shù)字地間的相互聯(lián)系只能發(fā)生在電源公共端。

4 與DSP的硬件接口

實(shí)時(shí)信號(hào)處理系統(tǒng)的基本模擬一般采用“ADC+CPU（DSP、ARM等）+DAC”結(jié)構(gòu)，設(shè)計(jì)是一般首先通過(guò)ADC子系統(tǒng)將其轉(zhuǎn)換為數(shù)字信號(hào)，然后用CPU子系統(tǒng)對(duì)數(shù)字信號(hào)進(jìn)行處理，接著通過(guò)D/A轉(zhuǎn)換器子系統(tǒng)把處理后的數(shù)字信號(hào)重新轉(zhuǎn)化為模擬信號(hào)。該系統(tǒng)就是一個(gè)傳統(tǒng)的基于DSP實(shí)現(xiàn)的實(shí)時(shí)信號(hào)處理系統(tǒng)，此系統(tǒng)選用AD10242作為ADC采集模塊，可保證系統(tǒng)的10位精度、28MHz采樣速度、2路并行采集和±2.0V模擬輸入等要求。由于DSP選用的是TI公司的TMS320C6701型高性能浮點(diǎn)處理器，其內(nèi)核電壓為1.8V，周邊I/O電壓為3.3V，因此，必須在ADC后加驅(qū)動(dòng)電路。本設(shè)計(jì)選用的是SN74LVC164245型驅(qū)動(dòng)器。

圖3所示是AD10242與DSP進(jìn)行接口連接的電路圖。