DSP在磁存儲設(shè)備抗沖擊技術(shù)中的應(yīng)用

    摘要：磁存儲設(shè)備是應(yīng)用廣泛的信息存儲器件，研究其抗振動、抗沖擊的控制技術(shù)對于在惡劣環(huán)境下工作的硬盤和便攜式計算機具有重要意義。本文在采用外加固主動控制方案的基礎(chǔ)上，提出數(shù)字主動控制系統(tǒng)的設(shè)計思路，并且詳細闡述以DSP為核心的數(shù)字控制系統(tǒng)的軟、硬件設(shè)計方案。

    關(guān)鍵詞：微型盤 主動控制系統(tǒng) 數(shù)字信號處理器

1 引言

磁存儲設(shè)備（本文主要指微型硬磁盤）是應(yīng)用廣泛的信息存儲器件。在數(shù)據(jù)存儲業(yè)中，磁盤驅(qū)動器生產(chǎn)商多采用增加磁道密度（每英寸的磁道數(shù)）和磁盤轉(zhuǎn)速（每分鐘轉(zhuǎn)數(shù)）來擴大計算機硬盤驅(qū)動器的容量。而隨著磁道密度的增加，二個相鄰磁道間的距離變小了，因此，所允許的讀/寫頭和磁道的偏離誤差，即磁盤驅(qū)動器業(yè)內(nèi)人士所說的誤定位也相應(yīng)降低了，這樣硬盤很容易受到傷害。上述工作原理決定了實際應(yīng)用中必須使用抗惡劣環(huán)境的加固技術(shù)來提高存儲設(shè)備的抗振動和抗沖擊性，而且應(yīng)主要針對機械物理環(huán)境和氣候環(huán)境實施加固。筆者采用外加固主動控制理論與技術(shù)，將電磁主動控制技術(shù)用于計算機外部設(shè)備（微型盤）的振動沖擊外加固，并且構(gòu)建了以DSP為硬件平臺的數(shù)字主動控制系統(tǒng)。

2 主動沖擊振動控制技術(shù)

提高磁盤存儲設(shè)備的抗沖擊、抗振動性能始終是國內(nèi)外十分重視的研究課題。上世紀90年代中期多采用被動控制技術(shù)來解決這一難題，如鋼絲繩減振器、油膜減振器、金屬絲網(wǎng)減振器、復(fù)剛度雙橡膠減振器及二級減振技術(shù)等。我國從20世紀90年代中期開始重視磁存儲設(shè)備的抗沖擊、抗振動研究，并對被動外加固理論與技術(shù)進行了深入研究，已獲得一些較好的可實施性成果。隨著對強沖擊、較低頻抗振要求的提高，研究主動控制理論及研制相應(yīng)的主動控制裝置成為發(fā)展趨勢和發(fā)展水平的標(biāo)志。通常民用硬盤的頭盤系統(tǒng)所能承受的外界沖擊加速度小于3.975g，當(dāng)用于60g(持續(xù)時間6～9ms)沖擊和5g(振動頻率為50～1000Hz)振動的惡劣環(huán)境下時，必須使用加固技術(shù)構(gòu)建加固型硬盤。

2．1 頭盤系統(tǒng)的沖擊特性

微型硬盤驅(qū)動器通常是電子系統(tǒng)抗沖擊振動的薄弱環(huán)節(jié)之一，它的頭盤系統(tǒng)由彈性取數(shù)臂、浮動質(zhì)量塊（磁頭）、盤片、氣膜剛度和驅(qū)動控制系統(tǒng)組成，其簡化模型如圖1所示。一般而言，頭盤系統(tǒng)主要有如下工作特點：

（1）由盤片轉(zhuǎn)換V使質(zhì)量塊與盤而間形成浮動氣膜間隙δ，在工作狀態(tài)時由取數(shù)臂剛度和氣膜剛度提供質(zhì)量塊的懸浮力。

    （2）氣膜間隙δ對讀寫工作性能影響極大取數(shù)臂剛度k及質(zhì)量塊流線外形對限制δ的大小有重要作用。若由控制系統(tǒng)信號驅(qū)動電機使磁頭沿盤面運動尋道，則其運動響應(yīng)快速性會比較好。

2．2 主動控制系統(tǒng)

系統(tǒng)可能要承受來自各個方向的振動和沖擊，對于頭盤系統(tǒng)而言，主要是垂直于盤面方向的振動沖擊，主要是垂直于盤面方向的振動沖擊，故可將系統(tǒng)看作單自由度系統(tǒng)，其系統(tǒng)組成如圖2所示。圖中，傳感器、控制器、功率放大器構(gòu)成系統(tǒng)的電路部分，執(zhí)行裝置、彈簧、阻尼和質(zhì)量塊構(gòu)成系統(tǒng)的機械部分。

    微型硬盤是本系統(tǒng)的受控對象。加速度傳感器、前置放大器等構(gòu)成系統(tǒng)的測量模塊；控制器按基礎(chǔ)傳感信號和控制策略發(fā)出控制信號；電磁執(zhí)行裝置為作動器；功率放大器將控制信號放大并提供控制的能源，以驅(qū)動作動器產(chǎn)生執(zhí)行動作。該控制系統(tǒng)的工作原理是先由基礎(chǔ)加速度傳感器拾取基礎(chǔ)振動沖擊加速度信號，經(jīng)前置放大器后信號送入控制器，然后在控制器中完成對信號的一次積分（轉(zhuǎn)換為速度信號）和二次積分（轉(zhuǎn)換為位移信號）運算，并將二次積分結(jié)果做求和運算，之后控制信號輸入功率放大器，最后將功率放大器輸出信號以控制電壓的形式加在執(zhí)行機構(gòu)上，這樣執(zhí)行機構(gòu)便會產(chǎn)生相應(yīng)的作動力，從而抵消來自基礎(chǔ)的振動和沖擊。

3 數(shù)字控制系統(tǒng)的硬件設(shè)計

從1982年TI（美國德州儀器公司）推出通用可編程DSP以來，DSP技術(shù)取得了迅猛的發(fā)展。目前DSP市場主要由TI、ADI、AT&T和Motorola公司占據(jù)。本文綜合實際要求，采用一款由TI公司生產(chǎn)的TMS320F243型16位定點DSP。它集成了A/D、PWM調(diào)制等幾種先進外設(shè)，特別適用于對電機的數(shù)字化控制。

3．1 控制系統(tǒng)的基本原理

數(shù)字信號處理器（簡稱DSP）具有實時信號處理能力和強大的運算功能。為此筆者構(gòu)建了以DSP為核心的數(shù)字控制系統(tǒng)。它首先通過A/D轉(zhuǎn)換器完成對電荷放大信號及一次、二次積分系統(tǒng)數(shù)的采樣，再由DSP按照一定的控制算法對采樣到的信號進行 運算，最后將結(jié)果經(jīng)D/A轉(zhuǎn)換器送入功率放大器后輸出。由于DSP內(nèi)集成了10位A/D轉(zhuǎn)換器，所以可直接將模擬信號與DSP相接，圖3是整個數(shù)字控制系統(tǒng)的結(jié)構(gòu)框圖。

3．2 DAC接口與外部存儲器擴展

系統(tǒng)中的D/A器件選用了URR-BROWN公司的DAC7611。由于DSP內(nèi)部10位ADC的電壓輸入范圍為0～5V，輸入信號經(jīng)ADC轉(zhuǎn)換后用數(shù)值0～1023（10進制數(shù)）分別對于0～5V的電壓信號。所以DSP的輸入信號已不是正負對稱信號。加之DAC7611的輸出范圍為0～4.095V，而系統(tǒng)后級中功率放大器的輸入應(yīng)是零均值的，所以需要對DAC輸出信號利用運算放大器進行電平變換。另外，DAC7611對于時鐘信號的要求非常嚴格，要求時鐘信號的上升沿發(fā)生在每一位數(shù)據(jù)的傳送過程中。而TMS320F243的SPI（串行外設(shè)接口）是一個高速、同步串行I/O口，它可以設(shè)置每次產(chǎn)生的串行數(shù)據(jù)流的位數(shù)（1～16位），并且位傳輸速度也可以編程控制。SPI的時鐘輸出信號線SPICLK能夠提供4種類型的時鐘信號。其中有一種帶延時的上升沿時鐘，可使SPI在上升沿之前的半個周期內(nèi)發(fā)送數(shù)據(jù)，或在SPICLK信號上升沿后接收數(shù)據(jù)，這恰好符合DAC7611對時鐘信號的要求。另外，由于DSP的片內(nèi)資源有限，因此設(shè)計中在片外擴展了用于存放數(shù)據(jù)的CY71021型RAM，其讀寫時間為12ns，與DSP的速度匹配，并且該RAM不工作時會自動采用低功耗工作方式。在利用DSP的串行外設(shè)接口向DMA傳送數(shù)據(jù)時，系統(tǒng)還采用光耦器件對數(shù)/模電路進行隔離。外圍接口電路如圖4所示。

由于系統(tǒng)加電后，程序首先是從片內(nèi)的FLASHROM開始執(zhí)行的，所以一定要把引腳MP/MC接成微處理器方式。

4 數(shù)字控制系統(tǒng)的軟件設(shè)計

4．1 控制算法

經(jīng)過深入研究和大量的分析、計算，得出該系統(tǒng)的機電動力學(xué)模型：

系統(tǒng)的傳感檢測方程：

其中，u為基礎(chǔ)振動加速度，C1和K1分別為與基礎(chǔ)振動相關(guān)的二次積分和一次積分系數(shù)。

設(shè)u為u的電荷放大信號，根據(jù)控制要求，該系統(tǒng)主要利用DSP完成以下運算：

采用均值補償法對積分結(jié)果進行修正，從而實現(xiàn)數(shù)字系統(tǒng)的控制。將上式離散化則生成

顯然，這需要二次積分運算，其運算過程如下：

其中，m1(n)和m2(n)分別是一、二次積分運算的均值。

4．2 系統(tǒng)軟件設(shè)計與實現(xiàn)

系統(tǒng)頭文件（擴展名為.h）的主要功能是將DSP內(nèi)部的各個特殊功能寄存器的名稱與其默認地址相對應(yīng)。這樣，在匯編語言的執(zhí)行過程中，DSP指令便會直接按寄存器名稱去訪問頭文件中規(guī)定的地址。命令文件（擴展名為.cmd）實際上是DSP的資源配置文件，在PAGE0頁（程序空間）它定義了各程序模塊的起始地址和空間長度、片內(nèi)外各程序段和中斷矢量表的定義等；在PAGE1頁（數(shù)據(jù)空間）它定義了各數(shù)據(jù)模塊的起始地址和空間長度、各種參數(shù)和片內(nèi)外數(shù)據(jù)區(qū)的定義等。此外，應(yīng)注意遵守DSP實際存儲器及存儲空間的約定。

    由于該系統(tǒng)主要通過DS賓ADC模塊和SPI模塊與其外圍器件通信，所以在軟件設(shè)計中需要對它們的工作模式進行配置。對于片內(nèi)ADC，首先應(yīng)該確定ADC的啟動模式，然后使ADC，首先應(yīng)該確定ADC的啟動模式，然后使ADC達到10kHz的采樣率。為了保證準確的采樣率，通過DSP內(nèi)部計數(shù)器計數(shù)產(chǎn)生中斷作為ADC的啟動方式。由于TMS320F243的機器指令周期為50ns，所以在二次采樣時間間隔內(nèi)至多可以運行約2000個指令周期，否則就不能完成實時運算。對于SPI模塊，首先設(shè)不定期其通信方式為主模式，使數(shù)據(jù)按時序從SPISIMO引腳移出，然后設(shè)定每次傳輸串行數(shù)據(jù)的位數(shù)、時鐘信號方式、傳輸速率等。另外，由于DSP的片外DAC的12位，而DSP的數(shù)據(jù)總線為16位，所以必須將最后的運算結(jié)果進行相應(yīng)調(diào)整后再由SPI送出。另外，由于DSP用內(nèi)部的ADC由數(shù)值0～1023（10進制數(shù)）分別對應(yīng)0～5V的輸入電壓信號，所以應(yīng)用值511來表示零均值點，這一點在均值補償時要特別注意。系統(tǒng)程序流程如圖5所示。

5 結(jié)論

筆者采用均值補償算法進行了匯編程序的編寫和調(diào)試，并對DSP的SPI、A/D、PWM端口及與片外RAM間的通信分別進行了測試，在確認硬件電路沒有問題的情況下將調(diào)度過的程序加載到DSP內(nèi)進行了實際硬件實驗。實驗表明，以DSP為核心的數(shù)字控制系統(tǒng)可以實現(xiàn)實時控制，不但低頻段的相位誤差非常小，同時可以兼顧到較高頻段，適用范圍大?？傊摽刂葡到y(tǒng)的穩(wěn)定性好，精度高，易于實現(xiàn)復(fù)雜模型的控制。