基于DSP和DDS的三維感應測井高頻信號源實現(xiàn)

　引言

　　高頻信號源設(shè)計是三維感應測井的重要組成部分。三維感應測井的原理是利用激勵信號源通過三個正交的發(fā)射線圈向外發(fā)射高頻信號，再通過多組三個正交的接收線圈，得到多組磁場分量，從而準確測量地層各向異性電阻率。在測井過程中，要求信號源的頻率為高頻，并且要求信號的頻率有很高的穩(wěn)定性。

　　產(chǎn)生信號的方法很多，可以采用函數(shù)發(fā)生器外接分立元件來實現(xiàn)，通過調(diào)節(jié)外接電容或電阻來設(shè)置輸出信號頻率。但輸出信號受外部分立器件參數(shù)影響很大，且輸出信號頻率不能太高，同時無法實現(xiàn)頻率步進調(diào)節(jié)。另外，采用FPGA可實現(xiàn)信號發(fā)生器的設(shè)計。但當輸出高頻信號時，需要高速D/A 來配合工作。本文采用數(shù)字直接合成技術(shù)，采用專用集成芯片AD9834作為信號產(chǎn)生模塊，由ADSP21992來作為控制器來完成整個系統(tǒng)的設(shè)計。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內(nèi)部有D/A轉(zhuǎn)換器，縮小了信號源的體積，從而滿足了測井儀器的要求。

　　信號源系統(tǒng)設(shè)計

　　系統(tǒng)總體框圖如圖1所示。系統(tǒng)選ADSP21992作為主控制器，通過鍵盤顯示與控制芯片7279來接收功能設(shè)置和參數(shù)設(shè)置等信息，并將輸出信號等信息送到數(shù)碼管顯示。同時，控制器將讀取的按鍵信息轉(zhuǎn)換成控制命令通過串行接口送給AD9834，由AD9834產(chǎn)生正弦信號，再經(jīng)過信號調(diào)理，使信號達到設(shè)計的要求。

　　圖1 信號源整體設(shè)計框圖

　　ADSP21992控制DDS模塊

　　本設(shè)計采用ADSP21992作為控制器件，它的最高工作時鐘頻率達到150MHz，提供一個獨立的、標準的串行外設(shè)接口SPI，在此主要利用SPI總線向AD9834發(fā)送頻率控制字，使AD9834產(chǎn)生符合要求的高頻信號。串行外設(shè)接口SPI提供了一個4線、全雙工串行總線的能力，本設(shè)計中SPI器件不需要接收數(shù)據(jù)，因此將它配置為主器件。SPI使用4個信號：主出從入（MOSI）、主入從出（MISO）、串行時鐘（SCLK）、從選擇（SPISS)。其中串行時鐘頻率最高可以是外設(shè)時鐘頻率的1/4。AD9834的電源電壓在2.3V到 5.5V范圍內(nèi)可選，ADSP21992的電源電壓為3.3V，所以在連接時無需電平轉(zhuǎn)換。由于ADSP21992只向AD9834發(fā)送數(shù)據(jù)，不需要接收數(shù)據(jù)，因此要將ADSP21992的SPI設(shè)置為主器件。具體接口電路如圖2所示。

　　圖2 ADSP21992與AD9834的接口[!--empirenews.page--]

　　DDS電路設(shè)計

　　DDS電路設(shè)計主要包括接口電路、DDS芯片及信號調(diào)理電路等，接口電路主要對DSP發(fā)送來的信號進行接收，接收DSP的控制命令，DDS根據(jù)收到的DSP控制命令及接收到的頻率控制字，生成符合頻率要求的信號并輸出。由于DDS的輸出為電流信號，因此，必須將電流信號通過負載轉(zhuǎn)換為電壓信號，將得到的電壓信號進行調(diào)理即可得到所需的正弦信號。DDS電路設(shè)計的原理框圖如圖3所示。

　　圖3 DDS電路設(shè)計的原理框圖

　　DDS模塊

　　直接數(shù)字合成（DDS）技術(shù)具有輸出信號精度高、變頻速度快、輸出信號連續(xù)、控制方便及性價比高等諸多優(yōu)點，因而適用于高頻、高精度正弦信號發(fā)生器的設(shè)計。本系統(tǒng)選用AD9834，它主要由數(shù)控振蕩器(NCO)、相位調(diào)制器、正弦查詢表ROM和1個 10位D/A轉(zhuǎn)換器組成。數(shù)控振蕩器和相位調(diào)制器主要由2個頻率選擇寄存器、1個相位累加器、2個相位偏移寄存器和1個相位偏移加法器構(gòu)成，它的最高工作頻率可達50MHz。AD9834的輸出頻率f0由（1）式求得

　　其中fMCLK為AD9834的時鐘頻率； FREQREG為寫入28位頻率寄存器的值； fMCLK/228為頻率分辨率。在本設(shè)計中選擇fMCLK=16.384MHz，頻率的分辨率為0.0061MHz，滿足設(shè)計要求。根據(jù)公式（1）代入 fMCLK=16.384MHz， f0=20kHz，求得

　　將FREQREG的值反代入公式（1）得到AD9834的真實輸出頻率為

　　差分放大電路設(shè)計

　　差分放大環(huán)節(jié)采用AD公司生產(chǎn)的AD620芯片。AD620是低功耗、低噪聲、高性能儀表放大器，通過外接一個電阻可以改變其增益（范圍為1到10000）?？梢院芎玫赝瓿刹罘中盘柕絾味诵盘柕霓D(zhuǎn)換。其管腳如圖4所示。其中RG端為外接電阻端，通過其調(diào)節(jié)電壓增益；+IN、-IN分別為差分器輸入的同相端和反相端；+Vs、-Vs分別為正負電源端；OUTPUT為信號輸出端；REF為輸出參考電源端。

　　圖4 AD620管腳圖

　　濾波電路

　　AD9834內(nèi)部存在D/A轉(zhuǎn)換器，信號通過D/A轉(zhuǎn)換器輸出。由D/A輸出階梯波的頻譜分析可知，除了主頻之外，頻譜中還出現(xiàn)主頻的倍頻分量，這種高頻分量可視為噪音。由于DDS技術(shù)含有上述噪聲，所以必須在D/A轉(zhuǎn)換器之后接濾波電路。這里采用二階壓控電壓源低通濾波電路，其特點是輸入阻抗高，輸出阻抗低。二階壓控電壓源低通濾波電路如圖5所示。

　　圖5 二階壓控低通濾波電路

　　本設(shè)計的截止頻率為20kHz，選擇C=0.047?F，經(jīng)計算得R=12.305kΩ ，R1=16.651kΩ ， RF=9.757kΩ 。利用上述的電路和參數(shù)驗證，達到了阻帶衰減速度快，相位呈線性的理想效果。[!--empirenews.page--]

　　高頻放大電路

　　為增大AD9834 輸出信號幅值，采用高頻運放AD811進行信號放大，它具有高速、高頻、寬頻帶、低噪聲等優(yōu)異特性。但考慮到輸出信號幅值隨頻率增大而減小，系統(tǒng)采用數(shù)控電位計X9C102 來實現(xiàn)可變增益放大，即依據(jù)輸出信號頻率的不同來改變數(shù)控電位計的值，以改變增益。可變增益放大器原理圖如圖6所示。

　　圖6 可變增益放大器原理圖

　　軟件實現(xiàn)

　　軟件流程圖如圖7所示，主要包括復位、初始化、寫頻率字和控制字等部分。初始化部分主要包括對 DSP的SPI串行口初始化及配置和對DDS的初始化。本設(shè)計把ADSP21992作為主機，通過設(shè)置SPICTL寄存器使DSP成為主機，選擇 SPICTL寄存器里的TIMOD值為01，從而啟動SPI傳送數(shù)據(jù)。當啟動數(shù)據(jù)發(fā)送時，DSP自動將TDBR寄存器的內(nèi)容裝入到發(fā)送移位寄存器；當數(shù)據(jù)傳送結(jié)束時，自動將接受一位寄存器的內(nèi)容裝入到RDBR寄存器。在該系統(tǒng)設(shè)計中，AD9834采用串行控制比特位方式選擇相位、頻率寄存器；PIN/SW =0，選擇控制字模式； FSEL=0，選擇使用頻率寄存器0；D13=0時，將28位的頻率寄存器分成2個14位的寄存器工作，且頻率字的高14 位和低14 位可以獨立改變。SDATA、SCLK 和FSYNC 3個引腳向AD9834 中寫數(shù)據(jù)和控制字。當FSYNC=0時，表示向AD9834 寫入1個新字，并將在下1個SCLK的下降沿讀入第1位，其余的位在隨后SCLK 的下降沿讀入，經(jīng)過16個SCLK下降沿后，置FSYNC=1，實現(xiàn)了DSP對AD9834 的控制。

　　圖7 程序主流程圖

　　結(jié)語

　　本文采用ADSP21992和DDS 芯片AD9834 實現(xiàn)高頻正弦信號發(fā)生器的設(shè)計，克服了傳統(tǒng)方法中輸出信號受外界元件參數(shù)影響的缺點，同時AD9834 內(nèi)部集成有高速D/A，可直接輸出正弦信號，避免外接D/A，簡化系統(tǒng)硬件結(jié)構(gòu)，提高了系統(tǒng)穩(wěn)定性。AD9834 輸出正弦信號精度高、穩(wěn)定性好、輸出信號連續(xù)、控制方便，將基于上述優(yōu)點的信號發(fā)生器應用于三維感應測井中，可以提高系統(tǒng)性價比，達到三維感應測井對信號源的要求。同時，基于DDS技術(shù)的信號發(fā)生器將獲得廣泛的應用。