基于TMS320DM642 的X264 視頻編碼器的優(yōu)化

   【摘要】簡單介紹了TMS320DM642 數(shù)字信號處理器的硬件構成， 簡要給出了DSP 平臺的程序優(yōu)化一般流程。著重研究了TMS320DM642 平臺優(yōu)化X264 視頻編碼器，包括算法與系統(tǒng)結構優(yōu)化，乒乓緩存優(yōu)化，循環(huán)體的優(yōu)化以及DSP 匯編實現(xiàn)。

1 引言

在數(shù)字視頻應用方案中，視頻編碼器是核心，其中編碼器的硬件運算能力是系統(tǒng)實時性的保證，而視頻壓縮標準的高壓縮比為編碼器適應各種傳輸帶寬信道提供了必要的保障。視頻編碼工程X264 是一款開源的、按照H.264 標準在PC 平臺開發(fā)的視頻編碼器， 如果直接移植到TMS320DM642（以下簡稱DM642）平臺，則實際的編碼速度一般低于視頻應用方案所需要的實時性要求。為了提高編碼工程的編碼速度， 需要對移植到DM642 平臺的X264 進行優(yōu)化， 整個優(yōu)化的流程如圖1所示。


圖1 優(yōu)化流程圖

2 DM642 硬件介紹

DM642 采用TI 開發(fā)的第二代高性能先進VelociTI技術的VLIW 架構VelociTI1.2，在主頻600 MHz 下處理速度達到4 800 MI/s（兆指令/秒）。DM642 CPU 核內部具有64 個32 位通用寄存器和8 個獨立的32 位運算單元（2 個乘法器和6 個算數(shù)邏輯單元）， 確保每個周期能夠提供4 個16 位介質訪問控制（Medium Access Control，MAC）。[!--empirenews.page--]

DM642 使用兩級緩存L1 和L2。其中一級緩存L1包括一級程序緩存L1P 和一級數(shù)據緩存L1D；二級緩存L2 可配置為片內存儲器、高速緩存或兩者結合。

外設包括[4-6]：3 個可配置的視頻端口；1 個10/100 Mbit/s的以太網控制器（EMAC）；1 個管理數(shù)據輸入輸出（MDIO）；1 個內插VCXO控制接口；1 個McASP0；1 個I2C 總線；2 個McBSPs；3 個32 位通用定時器；1 個用戶配置的16 位或32 位主機接口（HPI16/HPI32）；1 個PCI；1 個16 引腳的通用輸入輸出口（GP0），具有可編程中斷/事件產生模式；1 個64 位IMI-FA，可以與同步和異步存儲器的外圍設備相連。

DM642 與傳統(tǒng)的DSP 一樣，采用哈佛結構，即把數(shù)據與程序分開存放于不同的存儲區(qū)內，保證在DSP 的實際工作中，從程序存儲區(qū)取指令與從數(shù)據存儲區(qū)取運算數(shù)據是互相獨立的， 另外在CPU 內部設計了8 個不同的處理單元， 可使在運行過程中，CPU 是按照流水線流程進行操作的。

3 DM642 平臺優(yōu)化方案介紹

3.1 算法和系統(tǒng)程序結構的優(yōu)化

系統(tǒng)結構優(yōu)化主要是合理安排程序中各個模塊在DSP 的存儲區(qū)間中所放的位置， 也就是解決存儲區(qū)間的映射問題；在數(shù)據處理方面，盡量減少待處理數(shù)據的無謂搬移。算法優(yōu)化主要體現(xiàn)在分析算法有沒有更好更簡單的替代方法，算法是否有某種對稱性，可否采用更合適的數(shù)據結構等。在X264 的優(yōu)化中，首先考慮系統(tǒng)結構的合理安排， 譬如程序到內存映射方面， 首先利用CCS的CODE_SECTION[9]偽指令把X264 中的9 個大的模塊，依次映射到9 個大的子區(qū)間里面，把頻繁使用到的DCT/IDCT 模塊、QUANT/DEQUANT 模塊、SAD/SATD 模塊放到DM642 的片內存儲區(qū)（L2 SRAM）中，把其他模塊映射到片外存儲區(qū)中。在數(shù)據訪問方面，考慮到X264 編碼分別為編碼幀和幀間預測時的參考幀分配了存儲空間，在移植的過程中， 存在著編碼幀和參考幀的存放位置問題。從訪問速度來看，片內存儲區(qū)的訪問速度要遠遠高于片外存儲區(qū)的速度，但片內存儲區(qū)的空間卻要遠遠小于片外存儲區(qū)，這樣出現(xiàn)了訪問速度與有限空間之間矛盾?？紤]到實際編碼流程中，編碼的基本單元是16×16的亮度宏塊加上2 個8×8 的色度模塊， 這里用CCS 的DATA_SECTION[9]偽指令在DM642 的片內存儲區(qū)（L2SRAM）中申請2 個大小為（16×16+8×8+8×8）的存儲區(qū)，來存放編碼像素值；用DATA_SECTION 偽指令在片內存儲區(qū)內申請一些空間，臨時存儲編碼過程中編碼宏塊的幀內預測模式信息、幀間預測運動矢量信息以及離散余弦變換系數(shù)和量化系數(shù)；最后，為了運動估計和幀內預測參考，給參考宏塊分配一定存儲空間。而整個當前編碼幀和運動估計參考幀則放在DM642 映射的片外存儲區(qū)。

3.2 EDMA 和乒乓緩存的優(yōu)化

EDMA（Enhanced Direct Memory Access）是增強型直接內存訪問的英文縮寫。DMA 技術指的是在嵌入式處理平臺或者大型計算平臺上，外設與外設之間、外設與存儲器之間、存儲器與存儲器之間可以在不需要CPU干預的情況下， 進行數(shù)據搬移和訪問。這樣可以保證CPU 在對一組數(shù)據進行運算時， 存儲器把即將要處理的新的實驗數(shù)據準備好，減少CPU 等待時間，特別是在一些需要進行大量數(shù)據搬移的情況下， 能夠顯著提高系統(tǒng)的運算速度。DM642 具備64 個EDMA 物理傳輸信道，能夠保證數(shù)據在極短時間內，在DM642 外設的緩存區(qū)間和DM642 存儲器之間進行搬移。DM642 的EDMA[10]主要有3種啟動模式： CPU 啟動，同步事件啟動，外部事件啟動。

CPU 啟動指的是CPU 通過調用EDMA 的應用程序接口（Application Programming Interface，API） 去啟動預先設置好的EDMA 搬移任務。同步事件啟動一般指的是一個EDMA 信道完成了搬移任務，會產生激發(fā)信號，從而激發(fā)其他的EDMA 信道開始數(shù)據搬移。外部事件啟動一般指的是DSP 的外設完成與外界的數(shù)據交換后， 激發(fā)EDMA信道進行數(shù)據搬移。

在對X264 進行EDMA 優(yōu)化中， 采用雙buffer 機制，也就是俗稱的乒乓緩存（ping-pong buffer）機制。具體操作代碼示例為：

[!--empirenews.page--]

示例中， 除了數(shù)據搬移中必需的數(shù)據存放源地址和目的地址之外，還定義了變量Ping_Pong 和DAT_ID。其中Ping_Pong 是一個標志變量，用來表示當前存放搬移數(shù)據的目的存儲區(qū)是Ping 存儲區(qū)還是Pong 存儲區(qū)，DAT_ID 是正在進行的EDMA 搬移的句柄變量。在進入正式的編碼循環(huán)體以前，EDMA 會事先把一個要編碼的宏塊像素值搬移到Ping 存儲區(qū)（假設Ping_Pong=0 表示Ping存儲區(qū)）。進入循環(huán)體以后，首先進行目標存儲區(qū)的交替（Ping_Pong=1-Ping_Pong，此時Ping_Pong=1，表示 Pong 存儲區(qū)），接著等待前一次搬移是否完成（DAT_wait（DAT_ID）），如果前一次搬移完成，就可以立即開始下一次搬移，同時CPU 立即進行對本次搬移數(shù)據的處理。以后的操作類似，直至所有的宏塊都完成編碼，結束循環(huán)體。

3.3 循環(huán)體的優(yōu)化

在X264 視頻編碼器中，循環(huán)體出現(xiàn)的頻率比較高，而且往往循環(huán)體是在整個編碼器中比較占用時間的部分。尤其是當出現(xiàn)循環(huán)體嵌套，或者循環(huán)體內部存在邏輯判斷語句或者函數(shù)調用時，編譯器一般不會對該循環(huán)進行優(yōu)化。針對這些問題， 比較常用的方法有嵌套循環(huán)體內部循環(huán)展開，用條件操作符代替邏輯判斷語句，使用內聯(lián)函數(shù)，使用MUST_ITERATE 偽指令操作符[11-12]，將大循環(huán)體拆成幾個小循環(huán)體。筆者使用的循環(huán)體優(yōu)化的例子代碼為：

在上面示例中，偽指令MUST_ITERATE 主要是告訴編碼器，本次循環(huán)總共要執(zhí)行396 次，這樣編譯器就可以進行軟件流水來優(yōu)化這個循環(huán)。

3.4 編譯器優(yōu)化選項

在完成上述的手工優(yōu)化后，接下來通過設置編譯器選項來使用編譯器優(yōu)化，本文采用的編譯器優(yōu)化選項有：-pm（在程序級別進行優(yōu)化），-o3（對文件級別進行最強的優(yōu)化），-op3（速度最重要），-ml3（缺省情況下將全部數(shù)據和函數(shù)作為far 型）。

3.5 DSP 匯編優(yōu)化

假如使用上述優(yōu)化策略對編碼工程進行優(yōu)化后，編碼器的速度還不能達到應用要求，就需要編寫手工匯編程序。編寫手工匯編程序之前， 首先要用CCS 的profile工具對編碼工程進行剖析， 找出比較耗時或頻繁調用的函數(shù)部分，把這些部分改寫成匯編函數(shù)。

DSP 采用的是哈佛體系結構， 將數(shù)據和程序分開存放。大體上來說，編寫匯編語言函數(shù)主要步驟為：把操作數(shù)從內存中取出來放到CPU 的寄存器中， 然后在CPU內部用不同的運算單元對寄存器里的操作數(shù)進行運算，最后把運算的結果存到內存中。其中，函數(shù)參數(shù)傳遞、函數(shù)返回值寄存器、條件寄存器、棧指針寄存器的保存都必須按照規(guī)定使用相應的寄存器，否則會出現(xiàn)錯誤。

在編寫匯編語言的過程中要考慮下方面：1） 充分理解待編寫的函數(shù)的邏輯功能。只有真正理解了函數(shù)實現(xiàn)的功能和具體的數(shù)據流程圖， 才能使匯編語言的構架比較高效；2） 數(shù)據結構的選擇和安排。由于DM642 允許數(shù)據打包處理，即一條指令可以同時對幾個字節(jié)進行操作，這對于圖像和視頻處理非常有益， 所以能夠打包處理的就盡可能打包處理；3） 寄存器的分配和指令的先后順序。DM642 的CPU 有2 套完全對稱的運算單元和寄存器。只要把操作數(shù)分別存、取到隸屬于不同套的寄存器里面，采用不同的運算單元，合理安排指令的先后順序，保證在資源不沖突的條件下盡量在一個周期內安排更多的指令，實現(xiàn)指令運行的高效性、并行性。[!--empirenews.page--]

下面舉一個SAD_4×4 的例子來說明上述各項是如何實現(xiàn)的。SAD_4×4 的C 語言版本的代碼為：


SAD_4×4 的匯編語言版本的代碼為：



完成匯編指令的編寫后，進行匯編語言的調試。由于X264 工程比較大，如果直接在工程中調試，難度較大，所以在調試過程中建立一個小工程， 從文件中讀出一段數(shù)據來測試匯編語言功能的正確性。具體的步驟是：采用單步調試的同時， 開啟調試器CCS 里面的view memory 和view core registers 選項來觀察相應的memory 和寄存器里面的值是否按照邏輯設計進行改變。如果結果不對，則考慮是否錯誤地使用了寄存器， 或者是沒有等待足夠多的延時周期， 或者是出于軟件流水的目的錯誤地安排了指令的順序，直到找出錯誤的地方。

4 小結

筆者首先分析了從PC 平臺移植到DSP 平臺后的X264 編碼工程，其編碼速率低，滿足不了視頻壓縮實時性要求。接著從提高編碼器的編碼速度角度出發(fā)，對編碼工程進行了優(yōu)化，介紹了在實際中用到的幾種DSP 平臺優(yōu)化方法：算法與程序系統(tǒng)結構的優(yōu)化，EDMA 與乒乓緩存優(yōu)化，循環(huán)體的優(yōu)化，編譯器優(yōu)化和DSP 匯編。對CIF格式圖像采用BASE_LINE 進行編碼， 優(yōu)化前X264 編碼速度約為5～8 f/s（幀/秒），優(yōu)化后的編碼速度為20 f/s 左右，速度得到明顯提升，基本能夠實現(xiàn)實時編碼。