DM642無線圖像傳輸?shù)腡S流傳輸新技術(shù)

摘要：介紹一種基于M642的視頻無線傳輸系統(tǒng)，在此基礎(chǔ)上重點(diǎn)探討了關(guān)于TS流傳輸?shù)膯栴}，提出了使用McBSP和GPIO方式分別實(shí)現(xiàn)TS流傳輸，并給出了一種改進(jìn)的乒乓方式。實(shí)驗(yàn)結(jié)果證明，采用McBSP和GPIO都可以解決TS流傳輸問題，但在速度和實(shí)現(xiàn)難度方面采用GPIO表現(xiàn)更好，改進(jìn)型的乒乓結(jié)構(gòu)也在一定程度上提高了程序的效率。
關(guān)鍵詞：TS流傳輸；DM642；視頻無線傳輸系統(tǒng)；EDMA；McBSP；GPIO

引言
    無線通信技術(shù)因其免去了使用實(shí)體接線，為生活帶來諸多便利，因此受到廣大消費(fèi)者的青睞。其中短距離無線通信技術(shù)作為無線通信的一個(gè)發(fā)展趨勢(shì)，越來越受到人們的關(guān)注。數(shù)字圖像信息及其處理技術(shù)正在發(fā)揮著越來越重要的作用，在人們生活中的地位也將越來越高。原來的民用設(shè)計(jì)普遍采用ASIC方式，如STi5517、STi5518等，但由于禁運(yùn)等原因無法達(dá)到工業(yè)級(jí)及以上的標(biāo)準(zhǔn)。本設(shè)計(jì)采用的DM642和FPGA靈活性高，升級(jí)優(yōu)化方便，且達(dá)到了工業(yè)級(jí)等級(jí)以上。本文主要介紹TS流傳輸?shù)男路绞?，?shí)現(xiàn)信源板中TS流實(shí)時(shí)傳輸?shù)叫诺腊迳稀?br />
1 簡(jiǎn)介
1．1 基于DVB-T無線視頻傳輸系統(tǒng)
    無線視頻傳輸系統(tǒng)的硬件實(shí)現(xiàn)框圖如圖1所示。本系統(tǒng)硬件分為4個(gè)組成部分：信源編碼部分、信道編碼調(diào)制部分、射頻部分和接收機(jī)部分。

    攝像頭采集視頻信號(hào)，并輸出PAL制的模擬電視信號(hào)。視頻解碼器將AV視頻信號(hào)數(shù)字化和解碼，轉(zhuǎn)化為YUV(4：2：2)格式輸出。TMS320DM 642將原始視頻以MPEG-2格式進(jìn)行編碼，并且將編碼數(shù)據(jù)封裝為TS數(shù)據(jù)流。TS數(shù)據(jù)流以SPI并行數(shù)據(jù)格式傳遞給信道解碼部分。
    信道編碼部分通過FPGA(EP3C55F484)對(duì)數(shù)據(jù)進(jìn)行DVB-T編碼和中頻調(diào)制，調(diào)制信號(hào)經(jīng)過模擬上變頻完成射頻調(diào)制。
    接收機(jī)部分通過接收射頻信號(hào)并對(duì)其進(jìn)行模擬下變頻，提取出感興趣的中頻信號(hào)，利用信道解調(diào)器對(duì)其進(jìn)行信道解碼。解碼后的信源數(shù)據(jù)流以TS流格式傳送給TMS320DM642處理器。處理器先進(jìn)行TS解包，再對(duì)MPEG-2數(shù)據(jù)流解壓縮。根據(jù)系統(tǒng)不同設(shè)置，可以通過PCI接口發(fā)送至PC端進(jìn)行后端數(shù)據(jù)處理，或通過視頻編碼器將視頻信號(hào)還原為模擬電視信號(hào)。
1．2 傳送流(TS流)
    TS流是由打包的視頻、音頻基本碼流再經(jīng)過打包形成的復(fù)合碼流，每包長(zhǎng)度為188字節(jié)，或由PS流分段截取，適用于誤碼較大的應(yīng)用環(huán)境。傳送流的系統(tǒng)層可分作兩個(gè)子層：一個(gè)是相應(yīng)于特定數(shù)據(jù)流操作(PES分組層，可變長(zhǎng)度)，該層是為編解碼的控制而定義的邏輯結(jié)構(gòu)，
PES頭包括流的性質(zhì)、版權(quán)說明(該節(jié)目是原始節(jié)目還是復(fù)制節(jié)目)、加入時(shí)間標(biāo)簽PTS和DTS、說明DSM的特殊模式等；另一個(gè)是相應(yīng)于多路復(fù)用操作(TS分組層，188字節(jié)固定長(zhǎng)度結(jié)構(gòu))，該層是針對(duì)交換和互操作而定義的，在TS頭中加入同步、說明有無差錯(cuò)、有無加擾，加入連續(xù)計(jì)數(shù)和不連續(xù)性指示(因?yàn)楣?jié)目流的包相互交叉)，加入節(jié)目參考時(shí)鐘PCR以及包識(shí)別PID等。兩個(gè)子層間的復(fù)用關(guān)系是將PES結(jié)構(gòu)切割成一個(gè)個(gè)小包，作為TS包的凈荷嵌入到TS流結(jié)構(gòu)中而建立起來的，這種結(jié)構(gòu)可以很方便地實(shí)現(xiàn)直接從傳送流中解出原始音視頻數(shù)據(jù)，也可從一個(gè)或多個(gè)傳送流中抽取想要的基本流來進(jìn)行解碼，或構(gòu)造新的傳送流再次傳輸，還可以依據(jù)通信信道的質(zhì)量在TS流與PS流間作切換。
1．3 數(shù)據(jù)在DM642接口的傳輸
    I2C總線傳輸為140kb／s，速度慢，接口簡(jiǎn)單，適合于各種芯片參數(shù)的配置或EEPROM訪問等數(shù)據(jù)量小的通信。視頻口傳輸為27M×20b／  s，數(shù)據(jù)較快，接口復(fù)雜，功能單一，一般只用于DSP與視頻編／解碼器之間的視頻數(shù)據(jù)傳輸。網(wǎng)口傳輸為10M／100M，通信協(xié)議復(fù)雜，若用FPGA實(shí)現(xiàn)，則接口也復(fù)雜，適合于DSP與PC機(jī)間的數(shù)據(jù)傳輸。McBSP傳輸為40 Mb／s，如果用FPGA實(shí)現(xiàn)接口較為簡(jiǎn)單，適合于DSP與FPGA低速數(shù)據(jù)傳輸。GPIO傳輸為10M×n，n是GPIO的引腳數(shù)目，接口極其簡(jiǎn)單，傳輸速度較快。如DM6437共有111個(gè)GPIO引腳，若用3個(gè)32位的GPIO則可達(dá)到960 Mb／s。即使用1個(gè)32位的GPIO bank也可以達(dá)到320 Mb／s，能夠滿足一般的數(shù)據(jù)傳輸需求。DM642有16個(gè)GPIO口，速度也可達(dá)到160 Mb／s，滿足設(shè)計(jì)要求。圖2即是GPIO方式傳輸TS流需要的時(shí)序。

    如果利用任務(wù)或中斷的方式傳輸數(shù)據(jù)，因?yàn)閿?shù)據(jù)量大，勢(shì)必增加CPU的負(fù)擔(dān)，這種負(fù)擔(dān)很有可能是CPU無法承受的。例如使用任務(wù)來傳輸，若數(shù)據(jù)為8 MB／s，則這個(gè)任務(wù)占用CPU 80％的時(shí)間，這是本應(yīng)該占據(jù)大部分時(shí)問的圖像壓縮算法無法忍受的，并且時(shí)?？赡鼙煌蝗缙鋪淼闹袛啻驍喽鴣G失數(shù)據(jù)。若利用中斷來同步傳輸，而使CPU大部分時(shí)間在中斷中，亦是不現(xiàn)實(shí)的。這里采用DSP中的增強(qiáng)型的DMA模塊(EDMA)，在CPU不參與的情況下完成數(shù)據(jù)傳輸，只有傳輸完成才進(jìn)入中斷，如此則解放出CPU，以使算法占用它。
[!--empirenews.page--]

2 TS流傳輸實(shí)現(xiàn)
2．1 McBSP實(shí)現(xiàn)
    McBSP由數(shù)據(jù)通道和控制通道組成，可以與外部設(shè)備連接，進(jìn)行數(shù)據(jù)通信。數(shù)據(jù)的接收與發(fā)送分別工作于不同的引腳上，因此數(shù)據(jù)通信是全雙工的。其他的4個(gè)引腳用于傳輸控制信號(hào)(時(shí)鐘和同步信號(hào))。
    這里采用EDMA進(jìn)行McBSP與存儲(chǔ)器緩沖區(qū)之間的數(shù)據(jù)搬運(yùn)。EDMA控制器讀取從外部設(shè)備接收到并保存在DRR(數(shù)據(jù)接收寄存器)的數(shù)據(jù)，或者將需要向外部設(shè)備發(fā)送的數(shù)據(jù)寫入DXR(數(shù)據(jù)發(fā)送寄存器)。被寫入DXR的數(shù)據(jù)經(jīng)過XSR被移出到DX腳上。同理，接收的數(shù)據(jù)先被移入RSR，然后被拷貝到RBR，最后再被拷貝到DRR，這時(shí)就允許被EDMA訪問了。McBSP中內(nèi)部數(shù)據(jù)的移出和外部數(shù)據(jù)的移入可以同時(shí)發(fā)生，即可以進(jìn)行全雙工的數(shù)據(jù)通信。
    以EDMA接收數(shù)據(jù)的配置為例，配置參數(shù)RAM。EDMA通道接收數(shù)據(jù)源地址為McBSP0的DRR寄存器，地址計(jì)數(shù)模式為不變模式。設(shè)置EDMA通道接收數(shù)據(jù)目的地址為DSP片內(nèi)存儲(chǔ)區(qū)PingBuffer首地址，確保第一次傳輸數(shù)據(jù)是到PingBuffer，地址計(jì)數(shù)模式同樣為遞增模式。配置源地址計(jì)數(shù)索引值，由于源地址為McBSP0的DRR寄存器，固定不變；配置目的地址計(jì)數(shù)索引值，由于接收數(shù)據(jù)為32位，所以srcBidx=srcCidx=4，這是因?yàn)镈SP內(nèi)的最小計(jì)數(shù)單元為1個(gè)字節(jié)，8bits；配置剩余的參數(shù)RAM傳輸參數(shù)，包括設(shè)置ACNT=4，BCNT=2 048，CCNT=1，采用一維傳輸A-SYN C。
    接下來是ping-pong傳輸?shù)某绦驅(qū)崿F(xiàn)。替ping-pong各自分配1個(gè)通道，于是一共有3個(gè)通道，對(duì)應(yīng)3個(gè)參數(shù)RAM。ping通道的參數(shù)RAM與主通道的參數(shù)RAM完全一致，pong通道的參數(shù)RAM與主通道相比，只需將pong通道接收數(shù)據(jù)目的地址改為PongBuffer首地址。隨后調(diào)用EDMA_link三次，分別將主通道和ping通道連接，ping通道和pong通道相互連接。EDMA中斷設(shè)置與GPIO輸出任務(wù)一樣。
2．2 GPIO實(shí)現(xiàn)
    TS流輸出任務(wù)采用1D到1D的傳輸模式。SUM=01，DUM=00，即源地址是188字節(jié)的Buffer，目的地址是GPIO[8：15]對(duì)應(yīng)的寄存器，GP4的外部觸發(fā)EDMA傳輸，傳輸188字節(jié)產(chǎn)生1次EDMA中斷。隊(duì)列優(yōu)先級(jí)設(shè)置為緊急，來保證時(shí)序。以EXTINT5為EDMA觸發(fā)事件：

    pong的參數(shù)RAM設(shè)置類似，只要將源地址改為pong，并將重載的參數(shù)RAM地址改為edmacfg_pong即可。
    DM642中，EDMA的64個(gè)通道只產(chǎn)生一種中斷。當(dāng)一個(gè)通道傳輸完成后，IPR(Interrupt Pending Register)寄存器里的相應(yīng)位會(huì)被置1，EDMA中斷處理器通過查詢IPR寄存器，確定是哪個(gè)通道完成了傳輸，并調(diào)用相應(yīng)的中斷服務(wù)程序，即tccCb(回調(diào)函數(shù)，即通道傳輸完成后所調(diào)用的中斷服務(wù)程序)。tccCb=edma_isr，該函數(shù)的作用是當(dāng)一個(gè)接收Buffer被填滿時(shí)，在通道傳輸完成后發(fā)送一個(gè)旗語信號(hào)給信號(hào)處理程序，通知其對(duì)收到的數(shù)據(jù)進(jìn)行處理。參數(shù)RAMOPT中TCINTEN位置1，以使能EDMA中斷。隨后，利用DSP／BIOS將EDMA中斷源和DSP的可屏蔽中斷5連接起來。編寫相應(yīng)通道的EDMA中斷程序，傳輸完一個(gè)TS包后，檢查是否1幀圖像的TS流傳完，用以生成數(shù)據(jù)有效信號(hào)(Dvalid)，通知接收方哪些是有用數(shù)據(jù)。由于選用了DM642的可屏蔽中斷5，還需使能IER寄存器里的對(duì)應(yīng)位。
    TS流輸入則只需要將SUM=00，DUM=01，目的地址和源地址交換，再將EDMA中斷程序中目的地址變更到188字節(jié)后的地址。采用GP4作EDMA同步事件(即SPI時(shí)鐘)，GPIO[8：15]作數(shù)據(jù)輸入，GP7作同步，采用GP6作外部中斷，用作數(shù)據(jù)有效線。在外部中斷中重載，在傳輸完成中斷中改變目的地址。如此則可順利接收到TS流。[!--empirenews.page--]

    采用Link的ping-pong方式，利用兩個(gè)參數(shù)RAM反復(fù)轉(zhuǎn)載得到TS流的數(shù)據(jù)：在此采用的雙緩沖結(jié)構(gòu)，即在DSP緩沖區(qū)內(nèi)開辟兩塊緩沖用于并行處理FPGA通過McBSP傳過來的數(shù)據(jù)。當(dāng)EDMA往PingBuffer里傳輸數(shù)據(jù)時(shí)，CPU即可處理PongBuffer里的數(shù)據(jù)。當(dāng)工作完成后，彼此交換緩沖區(qū)，EDMA往PongBuffer里寫數(shù)據(jù)，CPU處理PingBuffer里的數(shù)據(jù)。為了實(shí)現(xiàn)雙緩沖結(jié)構(gòu)，采用了EDMA提供的Link功能，如圖3所示，即將不同的EDMA傳輸參數(shù)RAM連接起來，組成一個(gè)傳輸鏈。在傳輸鏈中，一個(gè)傳輸?shù)慕Y(jié)束會(huì)導(dǎo)致自動(dòng)從參數(shù)RAM中裝載下一個(gè)傳輸需要的事件參數(shù)。在具體程序中，只需將ping通道的參數(shù)RAM連接到pong通道，同時(shí)將pong通道的參數(shù)RAM連接到ping通道即可。[!--empirenews.page--]
2．3 ping-pong操作的改進(jìn)
    由于原來程序McBSP通過EDMA傳輸?shù)絧ing或pong中，在EDMA傳輸完成中斷的過程中還需要復(fù)制數(shù)據(jù)(memcpy)到公共緩沖區(qū)。復(fù)制數(shù)據(jù)是一個(gè)很費(fèi)時(shí)的過程，但程序不宜停留在中斷的時(shí)間過長(zhǎng)，故而希望EDMA能直接傳到公共緩沖區(qū)中。

    如圖4所示，在建立McBSP和EDMA通信時(shí)，將ping目的地址改變成公共緩沖池的首地址，將pong目的地址變?yōu)榫彌_池下一個(gè)緩沖區(qū)的首地址。再在EDMA傳輸完成中斷的過程中改變上一次用的PaRAM的目的地址，即ping完成，則中斷改變ping的目的地址。這樣對(duì)原程序改變較小，并且占用的參數(shù)RAM也較少。但要求ping，pong通道必須處在同一優(yōu)先級(jí)隊(duì)列中。當(dāng)重新轉(zhuǎn)載其中一個(gè)時(shí)，才不會(huì)影響另一個(gè)通道。

3 測(cè)試結(jié)果
    圖5是用連續(xù)自增的數(shù)在32 Mb／s的速度下以McBSP方式在FPGA的SignalTap II中看到的時(shí)序。

    圖6是時(shí)鐘為9 MHz時(shí)TS輸出任務(wù)在FPGA的SignalTap II中看到的TS流時(shí)序。實(shí)測(cè)中，輸入任務(wù)在接收板DSP接收到TS流數(shù)據(jù)，數(shù)據(jù)率為9 MB／s，數(shù)據(jù)有效(Dvalid)上升沿來時(shí)，得同步頭0x47。
    TS流在SDRAM存放的基地址為0x804DBC88，前4個(gè)字節(jié)(即0x47 0x40 0x45 0x10)是TS包的包頭，從包頭的定義規(guī)范可以看到，第1個(gè)字節(jié)0x47為TS包的同步字節(jié)；第2個(gè)字節(jié)0x40說明這個(gè)TS包包含1個(gè)PES包的包頭，它傳輸?shù)膬?yōu)先級(jí)為0級(jí)，在這個(gè)包中不存在傳輸錯(cuò)誤；第2個(gè)字節(jié)和第3個(gè)字節(jié)表明這個(gè)TS包的PID是0x45，是這個(gè)設(shè)計(jì)中的視頻包的PID；第4個(gè)字節(jié)說明在這個(gè)TS包中僅有有效載荷，沒有自適應(yīng)區(qū)。188字節(jié)后再次出現(xiàn)同步字節(jié)0x47，0x00表示不是第1個(gè)TS包，PID也是0x45。再過188個(gè)字節(jié)還是同步字節(jié)0x47?？梢姡琓S流的輸入輸出任務(wù)都較好地實(shí)現(xiàn)了它們的功能。

結(jié)語
    本文介紹了一種基于DM642和EP3C55F484的無線視頻傳輸系統(tǒng)的實(shí)現(xiàn)方式，并就TS流傳輸進(jìn)行了討論。測(cè)試結(jié)果證明，項(xiàng)目中提出的McBSP和GPIO結(jié)合EDMA方式都成功實(shí)現(xiàn)了TS流的輸入和輸出傳輸，GPIO方式速度較快，信道中直接采用GPIO的方式要比模擬McBSP接口簡(jiǎn)單得多，并用改進(jìn)的乒乓方式提高程序運(yùn)行效率。