PCI總線的特點(diǎn)及系統(tǒng)結(jié)構(gòu)

隨著現(xiàn)代電子技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展，各種總線應(yīng)運(yùn)而生。微型計(jì)算機(jī)的體系結(jié)構(gòu)也發(fā)生了顯著變化，如CPU運(yùn)行速度的提高，多處理器結(jié)構(gòu)的出現(xiàn)，高速緩沖存儲(chǔ)器的廣泛應(yīng)用等，都要求有高速的總線來(lái)傳輸數(shù)據(jù)，從而出現(xiàn)了多總線結(jié)構(gòu)。在多總線結(jié)構(gòu)中，PCI總線以其速度高、可靠性強(qiáng)、成本低及兼容性好等性能，在各種總線標(biāo)準(zhǔn)中占主導(dǎo)地位。

1　PCI總線的特點(diǎn)及系統(tǒng)結(jié)構(gòu)

PCI總線是一種兼容性最強(qiáng)、功能最全的計(jì)算機(jī)總線。他可同時(shí)支持多組外圍設(shè)備，且不受制于處理器，為CPU及高速外圍設(shè)備提供高性能、高吞吐量、低延遲的數(shù)據(jù)通路。PCI支持5 V及3.3 V的通信環(huán)境，以反射波作為通信基礎(chǔ)。當(dāng)入射信號(hào)從無(wú)終端方向反射回來(lái)之后，反射波經(jīng)過(guò)結(jié)構(gòu)性干擾與入射波合成一體，完成電壓與電流的驅(qū)動(dòng)任務(wù)，因此PCI又稱“非終端式傳輸總線”。概括起來(lái)，PCI總線有如下主要特點(diǎn)：

(1)在全部讀寫(xiě)傳送中可實(shí)現(xiàn)突發(fā)傳送。

(2)并行總線操作。

(3)隱式仲裁。

(4)訪問(wèn)速度快。

(5)軟件透明。

(6)自動(dòng)配置。

PCI是一種高性能32/64 b地址數(shù)據(jù)復(fù)用總線，他在高度集成的外圍控制器件、外圍插件板和處理器/存儲(chǔ)器之間作為互連機(jī)構(gòu)應(yīng)用。PCI總線不僅可以應(yīng)用到低檔至高檔的臺(tái)式系統(tǒng)上，而且也可應(yīng)用在便攜式機(jī)及至服務(wù)器的范圍中。在一個(gè)PCI系統(tǒng)中，可做到高速外部設(shè)備和低速外部設(shè)備共享，PCI總線與ISA/EISA總線并存，其系統(tǒng)結(jié)構(gòu)如圖1所示[1]。

2　PCI總線信號(hào)與命令

在一個(gè)PCI應(yīng)用系統(tǒng)中，取得了總線控制權(quán)的設(shè)備稱為“主設(shè)備”，而被主設(shè)備選中以進(jìn)行通信的設(shè)備稱為“從設(shè)備”或“目標(biāo)設(shè)備”。相應(yīng)的接口信號(hào)線，通常分為必備的和可選的2大類。若只作為目標(biāo)設(shè)備，至少需要47條接口信號(hào)線，若作為主設(shè)備，則需要49條。利用這些信號(hào)線可處理數(shù)據(jù)、地址，實(shí)現(xiàn)接口控制、仲裁及系統(tǒng)功能。面向主設(shè)備與目標(biāo)設(shè)備綜合考慮，并按功能分組將這些信號(hào)表示。

總線命令用來(lái)規(guī)定主、從設(shè)備之間的傳輸類型，他出現(xiàn)于地址期的C/BE[3∶0]#線上。當(dāng)一個(gè)主設(shè)備獲得PCI總線的擁有權(quán)時(shí)，他可啟動(dòng)表1[2]的任何一種交易類型。在一個(gè)交易的地址期C/BE[3∶0]#用于表明交易命令和類型。

3　PCI總線傳輸協(xié)議

PCI總線對(duì)協(xié)議、時(shí)序、負(fù)載、電氣特性及機(jī)械特性等技術(shù)指標(biāo)均有嚴(yán)格的規(guī)定和要求。下面簡(jiǎn)要介紹PCI總線的基本操作規(guī)則(或協(xié)議)[1]：

(1)基本的總線傳輸機(jī)制：一次突發(fā)傳輸包括一個(gè)地址期和一個(gè)或若干個(gè)數(shù)據(jù)期。

(2)除RST#，INTA#～I(xiàn)NTD#之外的所有信號(hào)都是在時(shí)鐘的上升沿被采樣。

(3)PCI總線上數(shù)據(jù)傳輸基本上都由FRAME#，IRDY#和TRDY#三條信號(hào)線控制。

(4)當(dāng)FRAME#和IRDY#都無(wú)效時(shí)，接口處于空閑狀態(tài)。FRAME#信號(hào)建立后的第一個(gè)時(shí)鐘前沿是地址期，在這個(gè)時(shí)鐘前沿上傳送地址和總線命令;下一個(gè)時(shí)鐘前沿開(kāi)始一個(gè)或若干個(gè)數(shù)據(jù)期。IRDY#和TRDY#有效的時(shí)鐘前沿進(jìn)行一次數(shù)據(jù)傳輸。

(5)無(wú)論是主設(shè)備還是目標(biāo)設(shè)備，一旦承諾了數(shù)據(jù)傳輸，就要進(jìn)行到本次傳輸完成。

(6)FRAME#撤銷而IRDY#建立，表示主設(shè)備準(zhǔn)備好了最后一次數(shù)據(jù)傳輸，等到目標(biāo)設(shè)備發(fā)出了TRDY#信號(hào)，就標(biāo)志著最后一次傳輸?shù)耐瓿伞?/p>

4　PCI總線配置空間

PCI總線配置空間的目的是提供一個(gè)合適的配置設(shè)備的集合，使其滿足當(dāng)前和未來(lái)系統(tǒng)配置特性的需要。配置空間是一個(gè)容量為256 B并具有特定記錄結(jié)構(gòu)的地址空間。該空間分為頭標(biāo)區(qū)和設(shè)備相關(guān)區(qū)2部分。一個(gè)設(shè)備的配置空間不僅在系統(tǒng)自舉時(shí)可以訪問(wèn)，而是在其他任何時(shí)間內(nèi)也是可以訪問(wèn)的。軟件必須使用I/O，通過(guò)進(jìn)行內(nèi)存的存取來(lái)訪問(wèn)設(shè)備配置空間[2]。

頭標(biāo)區(qū)的各個(gè)字段用來(lái)惟一地識(shí)別設(shè)備，并使設(shè)備能以一般方法控制。頭標(biāo)區(qū)有64 B，分為2部分：前16 B的定義對(duì)任意類型的設(shè)備都相同，剩下的48 B則隨各設(shè)備支持的功能有所不同，其結(jié)構(gòu)如圖3所示[2]。

基于PCI總線的設(shè)備，都必須在頭標(biāo)區(qū)內(nèi)提供制造商ID、設(shè)備ID、謬令和狀態(tài)。其他寄存器的設(shè)置則可根據(jù)設(shè)備的功能進(jìn)行選擇(如做為保留寄存器)。

任何因設(shè)備而異的寄存器都不在這個(gè)頭標(biāo)區(qū)，而必須安排在64～255所對(duì)應(yīng)的地址空間。所有多字節(jié)的數(shù)據(jù)字段中某些為將來(lái)使用而保留地位，軟件必須小心正確地處理他們。在讀取時(shí)，軟件必須以適當(dāng)?shù)钠帘蝸?lái)抽取定義過(guò)的位，而進(jìn)行寫(xiě)操作時(shí)，軟件必須保證在保留位的值不發(fā)生變化。