基于Actel反熔絲FPGA的高速DDR接口設(shè)計

文章提出一種基于Actel 公司RTAX – S 系列耐輻射反熔絲FPGA 實現(xiàn)的高速DDR 輸出電路的設(shè)計方法。通過Modelsim 對其進行了布局布線仿真分析和驗證，驗證了設(shè)計方法合理、可行，有助于反熔絲FPGA 后續(xù)星載應(yīng)用。

0

隨著航天技術(shù)的發(fā)展，F(xiàn)PGA 等大規(guī)模邏輯器件越來越成為不可缺的角色； 同時處理數(shù)據(jù)量的增大、以及各類型接口電路的交叉使用，使得合理、可靠的高速接口設(shè)計成為衡量設(shè)計優(yōu)劣的關(guān)鍵。而由于空間環(huán)境的特殊性，導(dǎo)致近年來在軌衛(wèi)星產(chǎn)品中單粒子翻轉(zhuǎn)（ SEU） 頻發(fā)，使得設(shè)計人員必須考慮將以SRAM 為基礎(chǔ)的FPGA 設(shè)計移植到更為可靠的ASIC或反熔絲FPGA.

DDR（ Double DataRate） 是雙倍速率讀寫技術(shù)的意思。傳統(tǒng)的數(shù)據(jù)處理方式在1 個時鐘周期內(nèi)只傳輸1 次數(shù)據(jù)，是在時鐘的上升期進行數(shù)據(jù)傳輸； 而DDR 內(nèi)存則是1 個時鐘周期內(nèi)傳輸2 次數(shù)據(jù)，能夠在時鐘的上升期和下降期各傳輸1 次數(shù)據(jù)，因此稱為雙倍速率讀寫技術(shù)。采用DDR 技術(shù)可以在相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。

文章根據(jù)實際的背景應(yīng)用提出一種基于Actel公司RTAX-S 系列耐輻射反熔絲FPGA 芯片RTAX250S 的高速DDR 接口設(shè)計方法，并通過Actel公司IDE V9. 0 編譯軟件和Modelsim 6. 5d 仿真軟件進行了仿真驗證。該方法已用在某星載GMSK 調(diào)制器上，獲得了良好的效果。

1 DDR 高速接口設(shè)計

1. 1 RTAX – S 系列反熔絲FPGA 的特點

對于衛(wèi)星應(yīng)用，設(shè)計人員在選擇可選的技術(shù)時一向十分為難。在可編程器件領(lǐng)域，其中就包括了專用集成電路（ ASIC） 、以SRAM 為基礎(chǔ)的現(xiàn)場可編程門陣列FPGA 和以反熔絲為基礎(chǔ)的FPGA.由于沒有一種技術(shù)是萬能的，衛(wèi)星設(shè)計人員與所有設(shè)計人員一樣面對同樣的挑戰(zhàn)，需要針對特定的應(yīng)用權(quán)衡取舍各種特性以找出最佳方案。

以往的設(shè)計中，以SRAM 為基礎(chǔ)的FPGA （ 以Xilinx 產(chǎn)品為代表） 有著更多的應(yīng)用，其優(yōu)勢在于擁有高邏輯密度和高靈活性，而作為航天應(yīng)用，其致命的缺點是所有SRAM 都易受高強度宇宙輻射所影響，來自宇宙射線中的重離子很容易在SRAM 單元中或附近沉積足夠的電荷導(dǎo)致單一數(shù)據(jù)位出錯即單粒子翻轉(zhuǎn)（ SEU） ,而且由于SRAM 型FPGA 在SRAM開關(guān)中存儲其邏輯配置，因此很容易出現(xiàn)配置擾亂導(dǎo)致電路的布局和功能受到破壞，這些錯誤非常難以檢測和糾正，并且?guī)缀醪豢赡茴A(yù)防，因為配置開關(guān)在SRAM FPGA 的整個SRAM 數(shù)據(jù)位中超過90% ,輻射誘發(fā)的配置擾亂可導(dǎo)致系統(tǒng)失效。

對于衛(wèi)星設(shè)備，ASIC 是具有最高密度最小重量和最低功耗的解決方案，然而卻缺乏FPGA 所提供的靈活性。而且當把設(shè)計工具成本、校驗時間和非經(jīng)常性工程費用（ NRE） 一并考慮之后，ASIC 也是成本較高的解決方案。