無(wú)線(xiàn)電引信實(shí)時(shí)數(shù)據(jù)采集發(fā)送模塊設(shè)計(jì)

摘 要： 利用Altera公司的開(kāi)發(fā)軟件Quartus II 8.1進(jìn)行VHDL編程，給出了一種利用CPLD進(jìn)行曼徹斯特編碼以實(shí)現(xiàn)無(wú)線(xiàn)電引信實(shí)時(shí)數(shù)據(jù)采集及傳輸?shù)募夹g(shù)方案。整個(gè)系統(tǒng)分為衰減網(wǎng)絡(luò)、調(diào)理電路、A/D轉(zhuǎn)換電路、A/D控制及編碼和電光轉(zhuǎn)換電路五部分，最終將電信號(hào)轉(zhuǎn)化為光信號(hào)，實(shí)現(xiàn)電信號(hào)安全可靠輸出。
關(guān)鍵詞： 曼徹斯特編碼；衰減網(wǎng)絡(luò)；無(wú)線(xiàn)電引信

無(wú)線(xiàn)電引信在做電磁兼容性試驗(yàn)時(shí)，需要在微波暗室外實(shí)時(shí)觀測(cè)無(wú)線(xiàn)電引信的點(diǎn)火信號(hào)，這就需要不斷采集無(wú)線(xiàn)電引信的點(diǎn)火信號(hào)。由于試驗(yàn)是在微波暗室中進(jìn)行，對(duì)于傳輸信道要求非?？量蹋鹤陨砜垢蓴_性強(qiáng)同時(shí)不向外輻射電磁波，因而本設(shè)計(jì)選用了曼徹斯特編碼，并用光纖進(jìn)行傳輸。
曼徹斯特碼（Manchester）又稱(chēng)雙相碼,是一種超越傳統(tǒng)數(shù)字極限的編碼/解碼方式。常規(guī)碼型的缺點(diǎn)是缺少定位時(shí)鐘信息，也就是無(wú)法識(shí)別收到數(shù)據(jù)位的開(kāi)始與結(jié)束的寬度。曼徹斯特編碼解決了傳輸數(shù)據(jù)沒(méi)有時(shí)鐘的問(wèn)題。它對(duì)每個(gè)二進(jìn)制代碼分別利用兩個(gè)具有不同相位的二進(jìn)制新碼去取代[1]。與常規(guī)非歸零二進(jìn)制碼(NRZ)相比，具有很多的優(yōu)點(diǎn)，它消除了NRZ碼的直流成分，具有時(shí)鐘恢復(fù)和更好的抗干擾性能[2]。
由于無(wú)線(xiàn)電引信點(diǎn)火信號(hào)以尖峰電壓的形式輸出，最短尖峰電壓時(shí)間僅為5 μs，同時(shí)以曼徹斯特碼發(fā)送數(shù)據(jù)時(shí)是串行的方式，實(shí)時(shí)性非常高，時(shí)序要求非常嚴(yán)格，因而用CPLD實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)采集和曼徹斯特碼發(fā)送。
1 硬件結(jié)構(gòu)
本文設(shè)計(jì)的基于曼徹斯特編碼的無(wú)線(xiàn)電引信實(shí)時(shí)數(shù)據(jù)采集發(fā)送模塊由衰減網(wǎng)絡(luò)、調(diào)理電路、A/D轉(zhuǎn)換電路、A/D控制及編碼、電光信號(hào)轉(zhuǎn)換五部分組成，如圖1所示。該采集模塊實(shí)現(xiàn)點(diǎn)火信號(hào)的實(shí)時(shí)采集和傳輸，模塊上電后開(kāi)始采集點(diǎn)火信號(hào)，同時(shí)CPLD也將前一次的A/D轉(zhuǎn)換結(jié)果以曼徹斯特編碼輸出，數(shù)據(jù)采集和傳輸實(shí)現(xiàn)流水線(xiàn)操作，有效地提高了效率。

下面對(duì)各個(gè)模塊電路做以簡(jiǎn)單介紹。
　(1)衰減網(wǎng)絡(luò)
　為了保證測(cè)量的帶寬和精度，衰減網(wǎng)絡(luò)采用了阻容分壓的結(jié)構(gòu)[3]。一般的電阻都有分布電容，純電阻衰減網(wǎng)絡(luò)只能衰減低頻的信號(hào),在衰減高頻信號(hào)時(shí)會(huì)有失真，因此在電路中加入了電容，實(shí)現(xiàn)高頻補(bǔ)償。這樣低頻信號(hào)通過(guò)時(shí)，電阻起衰減作用；高頻信號(hào)通過(guò)時(shí)，電容起衰減作用，從而使得引信點(diǎn)火信號(hào)無(wú)失真地通過(guò)。引信點(diǎn)火信號(hào)的電壓范圍是-30 V~+30 V，按照30：1的比例進(jìn)行衰減，衰減后的電壓范圍為：-1 V~+1 V。

　(2)調(diào)理電路
調(diào)理電路主要是對(duì)衰減后的電壓進(jìn)行調(diào)理。主要由電壓跟隨電路和偏置電路組成。點(diǎn)火信號(hào)經(jīng)過(guò)前端阻容網(wǎng)絡(luò)大比例衰減后，帶負(fù)載能力比較低，需要加電壓跟隨器以增加其帶負(fù)載的能力。點(diǎn)火信號(hào)為尖峰脈沖，依據(jù)傅里葉變換，尖峰脈沖的高頻成分比較豐富，為了讓衰減后的點(diǎn)火信號(hào)不失真地通過(guò)，在選擇運(yùn)放時(shí)，要選擇帶寬大、失調(diào)電壓小的運(yùn)放，因此，選擇AD8065作為電壓跟隨器。AD8065失調(diào)電流小、速度快、+1 G帶寬可達(dá)145 MHz，能夠滿(mǎn)足設(shè)計(jì)的要求。由于后端A/D采樣的輸入電壓是1.5 V~3.5 V，要對(duì)點(diǎn)火信號(hào)進(jìn)行采集，就要把點(diǎn)火信號(hào)的電壓范圍變換到這個(gè)范圍，即要把衰減后的電壓范圍抬高2.5 V，偏置電路就是將衰減后的電壓抬高2.5 V，使點(diǎn)火信號(hào)的電壓變?yōu)?.5 V~3.5 V。偏置電路由精密電壓源REF3025、IL072D組成的反向比例放大器和以AD8065組成的反向求和電路組成。調(diào)理電路如圖3所示。

(3)A/D轉(zhuǎn)換電路
A/D轉(zhuǎn)換電路主要由A/D 芯片ADS830E和少量外圍電路組成。ADS830E為T(mén)I公司的8位高速A/D轉(zhuǎn)換器，它的采樣頻率為10 kS/s~60 MS/s。ADS830E的輸入電壓幅度可以通過(guò)編程控制，11腳(RSEL)為控制引腳，當(dāng)11腳置高電平時(shí),ADS830E的輸人電壓范圍是1.5 V~3.5 V， 即2 Vpp; 當(dāng)11腳置低電平時(shí), 輸入電壓范圍是2 V~3 V，即1 Vpp。本設(shè)計(jì)選用2 Vpp。
　引信點(diǎn)火信號(hào)最短尖峰電壓時(shí)間是5 ?滋s。根據(jù)耐奎斯特定理，采樣頻率至少是被測(cè)信號(hào)最高頻率的2倍才能復(fù)現(xiàn)出被測(cè)信號(hào)。而要將信號(hào)還原采樣頻率至少應(yīng)該是被測(cè)信號(hào)頻率的5倍以上才行。本設(shè)計(jì)的采樣頻率選擇為2.1 MHz。
　(4)A/D控制及編碼
A/D控制及編碼部分是整個(gè)系統(tǒng)的核心，由CPLD完成。CPLD選用的是Altera公司的EPM240T100I5N芯片，該芯片采用新型CPLD構(gòu)架，功耗低、性能好、體積小、價(jià)格低廉，內(nèi)含240個(gè)宏單元，能夠完成一般的控制任務(wù)。EPM240T100I5N主要完成A/D采樣控制和A/D轉(zhuǎn)換結(jié)果的編碼輸出。A/D采樣控制比較簡(jiǎn)單，A/D芯片工作只需要提供一個(gè)穩(wěn)定的時(shí)鐘信號(hào)即可，在CPLD內(nèi)部將位率時(shí)鐘分頻為2.1 MHz并提供給ADS830E工作，ADS830E在時(shí)鐘信號(hào)的下降沿輸出A/D轉(zhuǎn)換結(jié)果，CPLD在2.1 MHz時(shí)鐘的下降沿讀取A/D轉(zhuǎn)化結(jié)果,并將其編碼為曼徹斯特碼輸出。
(5)電光轉(zhuǎn)換電路
電光轉(zhuǎn)換電路將CPLD編碼的電信號(hào)轉(zhuǎn)化為光信號(hào)輸出。光信號(hào)不易受干擾、衰減小、傳輸距離遠(yuǎn)。電光轉(zhuǎn)化采用的是單模TTL電平單光纖收發(fā)一體模塊，最高速度可到84 Mb/s。
2 程序設(shè)計(jì)
程序使用VHDL硬件描述語(yǔ)言編寫(xiě)，主要完成A/D采樣控制和曼徹斯特編碼輸出。由于模塊對(duì)實(shí)時(shí)性要求比較強(qiáng)，在一個(gè)采樣周期內(nèi)必須完成一次A/D 采樣的曼徹斯特編碼并輸出，故程序采取犧牲面積換速度的原則，采用流水線(xiàn)操作[4]，在A/D轉(zhuǎn)換數(shù)據(jù)的過(guò)程中把前一次A/D轉(zhuǎn)換結(jié)果進(jìn)行編碼輸出,有效地提高了速度。
在采用曼徹斯特碼的傳輸系統(tǒng)中，廣泛采用數(shù)據(jù)的幀格式[1]。本設(shè)計(jì)中一幀數(shù)據(jù)共有12 bit，其中4 bit同步頭（前兩位為“0”，后兩位為“1”），8 bit數(shù)據(jù)位。根據(jù)曼徹斯特碼的特點(diǎn)，每個(gè)位都是由高低電平組成，因?yàn)樵谶B續(xù)傳輸?shù)挠行?shù)據(jù)位中不會(huì)存在超過(guò)一個(gè)數(shù)據(jù)位寬度的高電平或低電平，在每幀數(shù)據(jù)的前面設(shè)一個(gè)同步頭，高低電平各為2倍位率時(shí)鐘，這樣在接收數(shù)據(jù)時(shí)，只要采樣得到的電平滿(mǎn)足2倍位率時(shí)鐘，則認(rèn)為是同步頭，開(kāi)始接收數(shù)據(jù)[1]。由于曼徹斯特編碼是將NRZ碼二進(jìn)制數(shù)據(jù)與其位率時(shí)鐘信號(hào)相異或而得，因此，要產(chǎn)生位率時(shí)鐘信號(hào)[5]， EPM240T100I5N工作的外部晶振時(shí)鐘為25 MHz，此外部時(shí)鐘既作為CPLD的工作時(shí)鐘，同時(shí)也作為位率時(shí)鐘。在本文中，分頻是用計(jì)數(shù)器來(lái)完成的。功能仿真圖如圖4所示。