SoC已經(jīng)一躍成為芯片設計業(yè)界的主流趨勢，而產(chǎn)品價值與競爭力則完全取決于復雜度、設計的可再用性，以及制程的良率。
隨著新一代4G智能手機與連網(wǎng)裝置邁向多核心設計，系統(tǒng)單芯片(System-on-Chip;SoC)憑藉著晶圓廠新一代制程的加持，提供更寬廣的設計空間，讓設計工程團隊可在芯片中，根據(jù)不同的產(chǎn)品需求，將不同的數(shù)位/類比電路等多樣模組的硅智財(Silicon Intellectual Property;IP)整合于單一個芯片上，使其具備更復雜與更完整系統(tǒng)功能。
今天IC設計工程團隊參與新的SoC專案設計，已經(jīng)鮮少從零開始，多半從不同的已驗證過的傳統(tǒng)設計(Legacy design)模組與各式IP方塊組合而來，尤其考量一個新型SoC芯片的設計時程，在產(chǎn)品上市時間的壓力之下，工程設計的時間被大幅度壓縮。當IC設計工程師開始緊鑼密鼓與時間賽跑之際，EDA工具也被要求與時俱進，既有的傳統(tǒng)IC設計工具，也蘊釀新一波的變革。
安傳達(Atrenta)公司創(chuàng)辦人暨執(zhí)行長Ajoy Bose博士，特別針對目前大型SoC設計所面對的挑戰(zhàn)，以及Atrenta的EDA前段設計軟體工具，如何能夠協(xié)助客戶解決的問題與帶來的競爭優(yōu)勢，接受相關的訪問。
Atrenta憑藉RTL設計查核的EDA工具初試啼聲
Atrenta是一家位于加州矽谷的EDA前段的設計軟體工具商。創(chuàng)辦人Bose博士從1970年代在德州大學奧斯丁分校開始，就一直傾心于EDA技術的研究與發(fā)展，他隨后進入AT&T貝爾實驗室(AT&T Bell Labs)任職，開發(fā)最早期的EDA工具，隨后幾年因為不同EDA公司間的購并，而加入Cadence等主要EDA大廠工作，完成了EDA工程師的歷練與成長，可以說一輩子都在EDA的技術領域與產(chǎn)業(yè)之中。
當初創(chuàng)辦Atrenta時是全為一個特別的產(chǎn)品創(chuàng)意而來，在2001年時，承接Intel的特殊委任專案，透過檢查RTL的設計來幫助IC設計工程師，能夠在設計前期就發(fā)現(xiàn)與解決問題，對公司而言，可以滿足縮短晶片設計與上市時間的需求，而且此時解決問題的成本與效益最高。
此一成功，讓Atrenta的EDA工具在市場初試啼聲，創(chuàng)業(yè)的完整想法隨后也應運而生。目的著眼于如何更有效率的幫助IC設計廠商面對全新的變局與挑戰(zhàn)，尤其是期待能夠在其它前3大EDA巨擘所主導的競爭游戲中，開創(chuàng)屬于Atrenta的新局。目前全球有超過250家公司和上千名設計及驗證工程師，依賴Atrenta的產(chǎn)品來減少設計風險，降低成本，并且提高驗證效率。
SpyGlass、GenSys和BugScope開啟EDA工具新面貌
今天SoC所引爆的先端技術的整合趨勢，就是一個很好的范例。目前在新一代大型SoC中，動輒超過數(shù)億個邏輯閘，整合了各式各樣不同的IP，還大幅度的重復使用已經(jīng)驗證過的設計模組，其中使用不同時脈的數(shù)量就可達數(shù)十個或甚至上百個之多，產(chǎn)品的功能與復雜度與前一世代相比，已非同日而語。
當復雜度的規(guī)模超過以往，晶圓廠制程紛紛朝向16、14奈米邁進時，加上SoC的設計大量導入IP，即便這些IP單獨模組都是經(jīng)過驗證的設計，但是這些不同的IP組合在一起時，彼此產(chǎn)生的交互影響是IC設計團隊所需面臨的一個重要課題，對于EDA工具業(yè)者而言，亦產(chǎn)生全新的沖擊與挑戰(zhàn)。
面對迥異于以往的工程挑戰(zhàn)與考量，EDA工具所扮演的角色，必需要能更積極幫助工程團隊在設計前期就發(fā)現(xiàn)與解決問題。針對SoC設計的復雜度扶搖直上，Atrenta推出一系列的解決方案，以增加IC設計的效益。例如使用SpyGlass系列產(chǎn)品為RTL做靜態(tài)驗證及Formal查核，再輔以 GenSys的自動重組RTL來做IP組合，以及BugScope的動態(tài)模擬驗證的工具，提高驗證的覆蓋率，以面對嚴苛的挑戰(zhàn)。
SpyGlass、Gensys及BugScope構成了Atrenta現(xiàn)有的三大產(chǎn)品線，讓使用者可以做到完整的設計整合。Atrenta利用這些 EDA工具來幫助IC設計工程師降低反覆修改設計的次數(shù)，因而完成高品質的SoC設計方案，經(jīng)市場證明為具有重大成效的一套工具。
當SoC變得越來越大，不同的功能不斷的整合在一顆SoC上，無可避免的是各個功能模組間的連結與驗證，因此Atrenta開發(fā)一系列的 SpyGlass工具套件，在設計前期就發(fā)現(xiàn)與解決問題，其解決方案涵蓋了LINT(語法檢查)、DFT(設計的可測性)、CDC(跨時脈域串擾)、 SDC Constraint驗證、 Power(功耗)預估、優(yōu)化、驗證與設計簽結等，確保精確性和功能完整的RTL檢驗，以及IP的驗證，并增強其SoC設計和驗證流程。
設計工程師在RTL階段，就能夠發(fā)現(xiàn)并鎖定潛在設計問題而加以修正，使后段設計作業(yè)能夠有效率的提升生產(chǎn)力。
SpyGlass是Atrenta最早的產(chǎn)品線，累積了多年的實戰(zhàn)經(jīng)驗，產(chǎn)品線相對的多元與豐富，目前貢獻8成的營收，以按區(qū)域別來看，亞太區(qū)包含日本在近一兩年快速的擴張中，已經(jīng)擴增到的40%以上的收入來源。
BugScope則是較晚加入Atrenta的產(chǎn)品組合。這產(chǎn)品是Atrenta在幾年前透過購并所開創(chuàng)的一個新產(chǎn)品線，產(chǎn)品雖然新但市場潛力相當大，其不同于SpyGlass用靜態(tài)檢測的方式，是以動態(tài)的模擬訊號來測試與驗證不同的SoC功能，是一個非常好的互補，讓使用者對各種不同的組態(tài)與條件，都可以有完整的驗證與考量。
跨國IC設計公司利用EDA工具整合不同設計團隊
Atrenta幾個月前發(fā)布已贏得臺灣具有指標性的客戶MediaTek(聯(lián)發(fā)科技)采用Atrenta產(chǎn)品，再次說明了SpyGlass工具的價值，并肯定了Atrenta的實力。目前Atrenta的全球客戶已經(jīng)超過250家，其中包括大多數(shù)頂尖的IC設計及知名的消費產(chǎn)品跨國企業(yè)。
就Bose博士的觀察，今天的跨國IC設計企業(yè)，由于人才高度的國際化，加上大型SoC設計專案的趨勢，面對此一高復雜度的技術挑戰(zhàn)，設計團隊間使用的EDA工具，以及設計規(guī)范的一致性就很重要。SpyGlass成為提供分析工具和設計規(guī)范的檢驗工具，核心設計團隊可采用這一系列的工具與其他遠端設計團隊進行評估和交流。
對EDA公司而言，能夠與大型的跨國客戶合作，本身除了良好的商譽、客戶的肯定之外，更重要的是產(chǎn)品行銷策略的成功。
平臺為主的EDA工具時代 引領第5次EDA產(chǎn)業(yè)變革
在過去60年的半導體產(chǎn)業(yè)發(fā)展歷程中，EDA工具的開發(fā)也已有50年的歷史。從最早期1980年代的CAE工具;后來1990年代著重于提供 Design Flow;接下來的EDA工具逐漸分家為Front-End及Back-End發(fā)展;2000年之后則側重于可制造性的解決。[!--empirenews.page--]
Bose博士認為即將進行的第5次EDA產(chǎn)業(yè)變革，也就是平臺為主(Platform-based Design )的EDA工具的世代，需要一個非常全面的平臺和整體方法來協(xié)助，舉凡擴展Design Flow，整合各式各樣的單點工具、IP、設計與制程，利用架構同一個EDA工具平臺，以降低SoC晶片或IP整合及驗證的成本，進而減少整體SoC的開發(fā)時程與費用等等，這些都是Atrenta的產(chǎn)品策略與發(fā)展方向。
目前平臺為主的EDA工具已經(jīng)成為前3大EDA大廠的關注焦點，Atrenta的技術團隊也與前3大EDA大廠有緊密的合作，這種良好的競合關系，可以讓EDA產(chǎn)業(yè)有更大的市場被開拓，讓大家都可以受益。
Bose博士對于臺灣IC設計大廠的觀察，雖然臺灣目前在半導體制造上的成就，廣受產(chǎn)業(yè)界好評，已經(jīng)是世界首屈一指的IC制造生態(tài)環(huán)境，但是IC設計產(chǎn)業(yè)的規(guī)模，相較之下顯得比較保守。
目前少數(shù)幾家有前瞻眼光與市場價值的臺灣IC設計大廠，開始在世界IC設計的舞臺上嶄露頭角。尤其是眾多臺灣的年輕而且優(yōu)秀工程師，所展現(xiàn)出來的活力與進步，的確讓人印象深刻，臺灣的IC設計的社群正日漸茁壯。以Atrenta一直和重要的客戶保持緊密的合作策略，通常會先了解到整個產(chǎn)業(yè)接下來的一年到一年半晶片發(fā)展的趨勢，這會很有助于蓬勃發(fā)展的臺灣IC設計業(yè)者，Atrenta希望與臺灣的IC設計業(yè)界一起成長與茁壯，共創(chuàng)雙贏的契機。
下載文檔
