CD4518雙BCD加法計(jì)數(shù)器應(yīng)用電路舉例

;; ;lCD4518雙BCD加法計(jì)數(shù)器集成電路AT45DB161D-SU的特性及引腳排列
;;; CD4518是一種同步計(jì)數(shù)器。它的主要特點(diǎn)是時(shí)鐘觸發(fā)脈沖既可用上升沿，也可用下降沿。芯片采用8421編碼，在CD4518內(nèi)部有兩個(gè)完全相同的計(jì)數(shù)器。對于任何一個(gè)計(jì)數(shù)器，有兩個(gè)時(shí)鐘輸入端CP和EN。若用上升沿觸發(fā)，則信號由CP端輸入；若用下降沿觸發(fā)，則信號由EN端輸入，并使CP端為低電平。CR端為清零端，當(dāng)該端加高電平或正脈沖時(shí)，計(jì)數(shù)器輸出端均為“0”。
;;;;CD4518采用16腳雙列直插式封裝，其引腳排列如圖5 - 70所示。;;;;;;;;;;
;;; 秒計(jì)數(shù)電路如圖5 - 71所示，它主要由秒信號發(fā)生電路、計(jì)數(shù)電路、譯碼及顯示電路等部分組成。
;;; IC1是一塊石英集成電路5G5544，它與32768Hz晶體構(gòu)成振蕩器，從IC1的第③腳輸出周期為2s的脈沖信號，經(jīng)VD3、VD4和VT1組成或非邏輯電路及電平轉(zhuǎn)換，可得到秒信號脈沖的輸出。IC1的工作電壓為1. 2～2V，故采用VD1、VD2及Ri降壓向IC1提供工作電壓。
;;; IC2為雙BCD加法計(jì)數(shù)器CD4518，內(nèi)部的兩個(gè)計(jì)數(shù)器經(jīng)級聯(lián)形成二位計(jì)數(shù)電路，如若需要更多位的計(jì)數(shù)，則可進(jìn)行更多級的級聯(lián)。;;;;;;;;;;
;;; IC3、IC4為BCD-7段鎖存／譯碼／驅(qū)動器CD4 511，用來將IC2的計(jì)數(shù)結(jié)果澤成七段筆劃碼，并驅(qū)動數(shù)碼管IC5、IC6顯示計(jì)數(shù)結(jié)果。這樣，隨著秒信號脈沖不斷加入IC2a，由數(shù)碼管IC5、IC6顯示出計(jì)數(shù)的秒數(shù)。
;;; Sl是清零開關(guān)，當(dāng)按動Sl時(shí)，IC2a、IC2b的Cr端獲一正脈沖，使電踣清零復(fù)位。