現在FPGA運用的越來越廣泛了，FPGA 即現場可編程邏輯陣列。是在 CPLD 的基礎上發(fā)展起來的新型高性能可編程邏輯器件。FPGA 的集成度很高，其器件密度從數萬門到數千萬門不等，可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度的高端數字邏輯電路設計領域。新一代的 FPGA 甚至集成了中央處理器( CPU ) 或數字處理器( DSP) 內核，在一片 FPGA 上進行軟硬件協(xié)同設計，為實現片上可編程系統(tǒng)( SOPC) 提供了強大的硬件支持。對微型打印機的驅動，傳統(tǒng)方法是使用單片機是實現對其的時序控制。隨著 FPGA 在各領域的普及使用，以及對微型打印機的需要，因此要實現 FPGA 對微型打印機的時序控制。
當前各 ASIC 芯片制造商都相繼開發(fā)了用于各自目的的 HDL 語言，但是大多數都為標準化和通用化。惟一被公認的是美國國防部開發(fā)的 VHDL 語言，它已成為 IEEE ST D_1076 標準。另外從近期 HDL 語言發(fā)展的動態(tài)來看，許多公司研制的硬件電路設計工具業(yè)都逐漸向 VHDL 語言靠攏，使得他們的硬件電路設計工具也能支持 VHDL 語言。
VHDL 語言可以支持自上而下和基于庫的設計方法，而且還支持 FPGA 的設計。
1 微型打印機簡介
RD DH 型微型打印機采用熱敏加熱點陣打印方式，是一款體積小，打印速度快的打印輸出設備。該型打印機可采用標準并行接口，RS 232 串行接口，T TL 電平串口，485 接口，USB 接口，打印速度達到 50 m/ s，分辨率為 8 點 / mm，384 點 / 行，打印紙張采用 57 mm 熱敏紙。可打印國標一、二級漢字庫中全部漢字和西文字、圖標共 8 178 個。微型打印機并行接口與 CENTRONICS 標準接口兼容，可直接由微機并口或單片機控制。其 26 線雙排插座引腳序號如圖 1 所示。此 26 個并口各引腳信號定義如表 1 所示。
圖 1 雙排插座引腳序號
表 1 微型打印機 26 并口各引腳定義
對打印機的驅動主要是對其工作時序進行正確的控制，RD DH 型并行接口定時圖如圖 2 所示。
圖 2 并行接口定時圖
2 總體系統(tǒng)設計
使用 Altera 公司的 Cyclon ?系列的 FPGA 芯片 EP3C25Q240C8N 實現對 RD DH 型微型打印機的硬件電路控制，使用 Quar tus 開發(fā)工具，通過 VHDL 語言實現對微型打印機的軟件功能實現。
2. 1 硬件電路設計
如圖 3 所示為打印機與 FPGA 的連接示意圖。
DATA 1~ DATA8 表示打印機的 8 個數據位，他們的邏輯“1”表示高電平，邏輯“0”表示低電平; STB 為數據選通觸發(fā)脈沖，下降沿時讀入數據; ACK 為回答脈沖，低電平表示數據已被接受; BUSY 為高電平時表示打印機正忙，此時不接收數據。
由于 ACK 和 BUSY 輸出的是 5 V 的 TT L 電平，而 FPGA 的 I/ O 口標準為 3. 3 V LVCMOS 電平，因此這兩個信號作為 FPGA 的輸入信號時，要進行分壓，保證電路正常運行。
圖 3 FPGA 與打印機連接示意圖
2. 2 軟件設計
軟件平臺采用 A ltera 公司的 FPGA 開發(fā)平臺 Q uartus 。
Quartus 提供了一種與器件結構無關的設計環(huán)境，設計者不需要精通器件的內部結構，只需要運用自己熟悉的輸入工具( 如原理圖輸入或數字電路描述語言輸入) 進行設計，利用 Quar tus 可以將這些設計轉換為最終結構所需要的格式。有關結構的詳細知識已寫入開發(fā)工具軟件，設計人員無需手工優(yōu)化自己的設計。軟件的開發(fā)流程如圖 4 所示。
圖 4 軟件開發(fā)流程圖
使用 VHDL 硬件描述語言來進行軟件設計。
對微型打印機的驅動主要是對其工作時序進行正確的控制，利用 VHDL 常見的狀態(tài)機來實現對打印機的工作時序的控制，根據時序圖 1 所示的時序，狀態(tài)機使用 4 個狀態(tài)，狀態(tài)轉換圖如圖 5 所示。
初始狀態(tài) STA TE0 時，數據選通觸發(fā)脈沖信號 STB 置“1” ( 高電平) ，檢測打印機是否正忙，如果打印機為空閑狀態(tài)( busy= “0”) ，轉入下一狀態(tài) STAT E1，否則( busy = “1 ” ) 繼續(xù)執(zhí)行 ST AT E0; 在狀態(tài) STAT E1，將數據寫入打印機，直接轉入下一狀態(tài); 在狀態(tài) STAT E2，將數據選通觸發(fā)脈沖信號 STB 置“0” ，打印機讀數據，轉入下一狀態(tài); 在狀態(tài) ST ATE3，檢測數據是否已經被接受，若數據已被接受( ACK = “0” ) ，打印機轉入初始狀態(tài) ST AT E0，等待接受新數據，若數據未被接受( ACK = “1” ) ，繼續(xù)執(zhí)行 STAT E3 直到數據被接受。
圖 5 狀態(tài)轉換圖
3 結 語
使用 FPGA 與 V HDL 硬件描述語言設計的微型打印機驅動，通過系統(tǒng)調試能夠完成對打印機的時序控制，目前已經在某型測試儀中正常使用。該設計系統(tǒng)控制簡單，抗干擾性強，可靠性高，移植性較好，能夠用于任何使用 FPGA 芯片的系統(tǒng)中，具有一定的應用前景。
下載文檔
