一種基于MCU內(nèi)部Flash的在線仿真器設(shè)計(jì)方法

  摘要：提出了一種基于MCU內(nèi)部Flash的仿真器設(shè)計(jì)方法，并完成了設(shè)計(jì)和仿真。

    關(guān)鍵詞：微控制器 在線仿真 開(kāi)發(fā)系統(tǒng) Flash SRAM

由于市場(chǎng)對(duì)MCU功能的要求總是不斷變化和升級(jí)，MCU應(yīng)用的領(lǐng)域也不斷擴(kuò)展， 因此往往需要對(duì)最初的設(shè)計(jì)進(jìn)行修改。Flash MCU與以往OTP/MASK MCU相比，最大的優(yōu)點(diǎn)就在于可進(jìn)行高達(dá)上萬(wàn)次的擦寫操作，順應(yīng)了MCU功能不斷修改的需求；另一方面，F(xiàn)lash MCU市場(chǎng)價(jià)格也在不斷下降。因此，許多OEM已將Flash MCU用于產(chǎn)品的批量生產(chǎn)。對(duì)于Flash MCU,基于內(nèi)部Flash的在線仿真器更接近于程序真實(shí)的運(yùn)行特性，程序調(diào)試的效果更好，效率更高。實(shí)際上，F(xiàn)lash MCU工作時(shí)Flash的延時(shí)、讀寫時(shí)充等特性是非常，程序存儲(chǔ)在MCU外部仿真板上的SRAM中，由額外的硬件邏輯來(lái)模擬Flash的這些特性是費(fèi)時(shí)低 效的；同時(shí)將Flash和MCU內(nèi)嵌的其他類型存儲(chǔ)器如SRAM、ROM等區(qū)分開(kāi)來(lái)也是十分重要的。如果在程序的調(diào)試階段就可以反映出這特性，有且于實(shí)現(xiàn) 程序從仿真器到商用MCU芯片的無(wú)縫轉(zhuǎn)移。

1 關(guān)于Flash MCU

Flash MCU的構(gòu)成如圖1所示，主要由CPU核、Flash IP及其控制模塊、SRAM IP及基控制模塊、WatchDog、PMU（Power Manage Unit，功耗管理單元）、I/O端口以及ISP在線編程接口等組成。不同功能的Flash MCU還包含一些各自獨(dú)特的應(yīng)用模塊單元，如用于尋呼的Flash MCU所包含的解碼模塊。對(duì)于用來(lái)構(gòu)成在線仿真器的Flash MCU還可能包括仿真接口單元。本文在討論Flash MCU的在線仿真時(shí)，指的都是包含仿真接口的Flash MCU。

Flash存儲(chǔ)器幾乎擁有現(xiàn)今追求個(gè)性化的用戶所需要的所有優(yōu)點(diǎn)：掉電數(shù)據(jù)不丟失、快速的數(shù)據(jù)存取時(shí)間、電可擦除、容量大、在線（系統(tǒng)）可編程、價(jià)格低廉以及足夠多的擦寫次數(shù)的高可靠性等，已成為新一代嵌入式應(yīng)用的首選存儲(chǔ)器。與Flash MCU相比，MASK（掩膜）MCU盡管在大指生產(chǎn)時(shí)仍具備一定價(jià)格優(yōu)勢(shì)，但其升級(jí)不便的缺點(diǎn)，隨著今后Flash成本的進(jìn)步降低和MCU功能需求的逐漸增多，將表現(xiàn)得更為顯著。

2 基于外部SRAM的MCU在線仿真器

MCU仿真器的一種常見(jiàn)做法是，將用戶的待調(diào)試程序（以下簡(jiǎn)稱用戶程序）存儲(chǔ)在 MCU外部仿真板的SRAM（以下簡(jiǎn)稱外部SRAM）中，在bond-out MCU的外部結(jié)構(gòu)仿真監(jiān)控硬件（以下簡(jiǎn)稱外部仿真邏輯），通過(guò)監(jiān)視和控制仿真接口信號(hào)即bond-out的信號(hào)，來(lái)獲取MCU的狀態(tài)，是指將MCU內(nèi)部的 某種信號(hào)連接到封裝的管腳上，使得外部仿真邏輯可以監(jiān)視和控制MCU內(nèi)部的狀態(tài)。這種非商用芯片專用于構(gòu)成在線仿真器，當(dāng)用戶程序在仿真器中調(diào)試完成后， 編程到商用MCU芯片中，應(yīng)用到用戶系統(tǒng)。在商用MCU中，這些仿真接口信號(hào)不會(huì)出現(xiàn)在芯片封裝的管腳上。

在Flash MCU沒(méi)有被廣泛應(yīng)用之前，仿真器設(shè)計(jì)公司通常將用戶程序和監(jiān)控程序都存儲(chǔ)在外部SRAM中，這種做法基本上可以反映SRAM MCU真實(shí)的運(yùn)行情況，對(duì)用戶程序的調(diào)度效果影響不大。但是對(duì)于Flash MCU而言，則存在一定的問(wèn)題。畢競(jìng)SRAM和Flash在工藝和讀寫時(shí)序上相去甚遠(yuǎn)，CPU運(yùn)行存儲(chǔ)在SRAM和Flash中的程序，情況是完全不同 的。有可能出現(xiàn)程序存儲(chǔ)的仿真器的外部SRAM中運(yùn)行良好，但是編程到商用MCU中工作起來(lái)卻不正常。隨著Flash MCU在 MCU市場(chǎng)中的比重越來(lái)越大，這一問(wèn)題顯得越來(lái)越突出，有必要加以重視。

本文介紹的Flash MCU仿真器的設(shè)計(jì)方法，幾乎不增加MCU的仿真接口信號(hào)和芯片設(shè)計(jì)的復(fù)雜程度，就可以接近程序在商用MCU中的運(yùn)行情況，實(shí)現(xiàn)用戶程序從仿真器到商用MCU的良好轉(zhuǎn)移。

3 基于MCU內(nèi)部Flash的在線仿真器的一種設(shè)計(jì)方法

圖2是Flash MCU仿真器系統(tǒng)構(gòu)成示意圖，其中的虛線接口信號(hào)是MCU的仿真接口，通常包括仿真使能信號(hào)，bond-out MCU中的CPU的地址、數(shù)據(jù)、讀/寫和取指等信號(hào)，以及少數(shù)幾個(gè)用于仿真的控制信號(hào)。仿真接口是Flash MCU與外部仿真邏輯之間的橋梁，使得外部仿真邏輯能夠監(jiān)控MCU的內(nèi)部狀態(tài)。

3.1 仿真器的工作原理

仿真器復(fù)位后，CPU開(kāi)始運(yùn)行存儲(chǔ)在MCU內(nèi)部Flash(以下簡(jiǎn)稱內(nèi)部 Flash)中的用戶程序，外部仿真邏輯實(shí)時(shí)監(jiān)測(cè)仿真接口信號(hào)，取得當(dāng)前CPU運(yùn)行指令的地址，判斷是否斷點(diǎn)。一旦遇到斷點(diǎn)，外部仿真邏輯停止用戶程序的 運(yùn)行，切換程序運(yùn)行的地址空間，開(kāi)始運(yùn)行存儲(chǔ)在外部SRA模塊的監(jiān)控程序。監(jiān)控程序取得MCU的當(dāng)前狀態(tài)，并根據(jù)軟件的調(diào)試要求，改變MCU內(nèi)部的一個(gè)或 多個(gè)寄存器的值，控制MCU的下一步運(yùn)行。當(dāng)監(jiān)控程序完成使命，需要將程序的運(yùn)行空間切換回用戶程序空間，CPU取指從外部回到內(nèi)部，繼續(xù)運(yùn)行用戶程序。 在用戶程序運(yùn)行過(guò)程中，軟件通過(guò)并口發(fā)送的調(diào)試指令可以控制外部仿真邏輯，隨時(shí)打斷程序運(yùn)行，或者單步調(diào)試，工作的過(guò)程與斷點(diǎn)相心。斷點(diǎn)、單步及軟件中斷 在下文中斷稱為程序中斷事件。

仿真器工作時(shí)，CPU的取指空間需要在內(nèi)外存儲(chǔ)器之間反復(fù)切換。CPU地址空間劃分示意圖如圖3所示。總體上，仿真器的工作受圖4所示的狀態(tài)機(jī)控制。該狀態(tài)機(jī)共有四個(gè)狀態(tài)：

·用戶程序運(yùn)行態(tài)（簡(jiǎn)稱用戶態(tài)）

仿真器復(fù)位后，處在運(yùn)行用戶程序的狀態(tài)。在該狀態(tài)下，CPU運(yùn)行存儲(chǔ)在內(nèi)部Flash中的用戶程序；外部仿真邏輯實(shí)時(shí)監(jiān)測(cè)仿真接口，等待程序中斷事件的發(fā)生，進(jìn)入下一狀態(tài)-跳轉(zhuǎn)態(tài)。[!--empirenews.page--]

用戶程序通過(guò)MCU的ISP（在線編程接口）編程到內(nèi)部Flash中，由Flash MCU的專用編程器完成。在設(shè)計(jì)bond-out MCU時(shí)，應(yīng)該考慮與非bond-out MCU在編程時(shí)管腳的一致性。

外部SRAM用來(lái)存儲(chǔ)監(jiān)控程序和監(jiān)時(shí)數(shù)據(jù)。

·跳轉(zhuǎn)態(tài)

一旦程序中斷事件發(fā)生，需要切換CPU的取指空間，跳轉(zhuǎn)到監(jiān)控程序窗口。

由于在程序中何處中斷是不可預(yù)知的，因此不可能在用戶程序中預(yù)先安插好用于空間 切換的跳轉(zhuǎn)指令。所以需要一個(gè)專門的狀態(tài)來(lái)插入跳轉(zhuǎn)指令碼和跳轉(zhuǎn)的目的地址，即監(jiān)控程序的入口地址，強(qiáng)制CPU運(yùn)行監(jiān)控程序。監(jiān)控程序窗口是劃分CPU地 址空間時(shí)，為仿真功能預(yù)留的地址空間，空間大小視所需的監(jiān)控程序的大小而定，監(jiān)控程序的大小在一定程序上取決于仿真功能的強(qiáng)弱。

CPU從仿真接口讀跳轉(zhuǎn)指令碼和跳轉(zhuǎn)地址。MCU外部仿真邏輯同時(shí)使能程序空間切換信號(hào)，屏蔽MCU的所外部中斷，停止MCU中CPU外圍模塊的時(shí)鐘，也就相當(dāng)于屏蔽了MCU的所有內(nèi)部中斷。當(dāng)程序空間的切換完成后，仿真器進(jìn)入監(jiān)控態(tài)，運(yùn)行存儲(chǔ)在外部SRAM中的監(jiān)程序。

·監(jiān)控態(tài)

在監(jiān)控狀態(tài)下，CPU運(yùn)行存儲(chǔ)在外部SRAM中的監(jiān)控程序；繼續(xù)禁止MCU的所有外部中斷，停止MCU中CPU外圍硬件模塊的時(shí)鐘。

監(jiān)控程序的任務(wù)是獲取MCU當(dāng)前的狀態(tài)，接受軟件的調(diào)試命令，控制MCU的下一 步運(yùn)行。監(jiān)控程序可以寫得很簡(jiǎn)單，僅僅獲取CPU特殊寄存器和外圍硬件寄存器的值，實(shí)現(xiàn)監(jiān)視功能。也可以有比較完備的功能，例如接收用戶的調(diào)試指令，修改 其中一些寄存器的值，命使得MCU再次運(yùn)行時(shí)，按照用戶的調(diào)試要求往下運(yùn)行。這需要在MCU設(shè)計(jì)時(shí)，保證在CPU外圍模塊的時(shí)鐘停止時(shí)，也可以讀寫外部硬 件寄存器。至于CPU的5個(gè)特殊寄存器；PC、ACC、IDX、CCR和SP，可以通過(guò)進(jìn)入監(jiān)控程序執(zhí)行特定的程序段得到。如MOTOROLA的 HC6808就可以通過(guò)在監(jiān)控程序開(kāi)始處加入以下程序段得到這些寄存器的值。對(duì)于CPU指令集不支持讀取全部特殊寄存器的MCU，可以通過(guò)在MCU內(nèi)部增 加測(cè)試邏輯得到。PC值即為程序中斷處CPU的取指地址。

PSHA ；將ACC的值壓入堆棧

TPA ；將CCR的值傳送給ACC

STA $2FEB ；將CCR的值存入存儲(chǔ)器，地址為$2FEB

PULA ；將ACC彈出堆棧

STA $2FEA ；將ACC有值存入存儲(chǔ)器，地址為$2FEA

STHX $5F ；將IDX（H：X）的值存入存儲(chǔ)器，地址為$005F

TSX ；將SP的值傳送給IDX（H：X）

STHX $5D ；將SP的值存放存儲(chǔ)器，地址為$005D

當(dāng)不再繼續(xù)調(diào)試，給出開(kāi)始運(yùn)行的命令，監(jiān)控程序結(jié)束對(duì)運(yùn)行命令的等待，并且將CPU特殊寄存器的值恢復(fù)。繼續(xù)運(yùn)行監(jiān)控程序，直到最后一條指令即跳轉(zhuǎn)指令進(jìn)行返回態(tài)。

·返回態(tài)

CPU執(zhí)行監(jiān)控程序的最后一條指令-跳轉(zhuǎn)指令。外部仿真邏輯在指令碼后緊接著插 入本次中斷事件的中斷點(diǎn)地址（進(jìn)入監(jiān)控程序之前的用戶程序指令地址），CPU的取指空間需要跳回到用戶程序空間。取消對(duì)外部中斷的屏蔽，恢復(fù)CPU外圍模 塊的工作時(shí)鐘，監(jiān)控程序完成使命，回到用戶態(tài)，繼續(xù)運(yùn)行內(nèi)部Flash中的用戶程序。

3.2 內(nèi)部仿真邏輯

為了構(gòu)造合適的MCU的仿真接口，必須在MCU設(shè)計(jì)時(shí)，在MCU內(nèi)部增加一個(gè)仿 真接口模塊，稱為內(nèi)部仿真接口模塊。負(fù)責(zé)對(duì)仿真接口所需的CPU端口信號(hào)進(jìn)行處理（如出于減少bond-out信號(hào)線的考慮，將地址和數(shù)據(jù)總線復(fù)用），并 產(chǎn)生外部仿真邏輯所需的控制信號(hào)如地址鎖存信號(hào)，接收來(lái)自外部仿真邏輯的控制信號(hào)如程序文憑間切換使能信號(hào)等。

3.3 外部仿真邏輯

外部仿真邏輯如圖2左部所示，負(fù)責(zé)接收計(jì)算機(jī)通過(guò)并口發(fā)送的仿真命令，監(jiān)視MCU的仿真接口，控制仿真器的工作狀態(tài)。外部仿真邏輯由外部仿真接口模塊、斷點(diǎn)判斷模塊、軌跡紀(jì)錄模塊、并口接口模塊和外部SRAM讀寫控制模塊等部分組成。各個(gè)模塊的作用簡(jiǎn)單介紹如下：

·外部仿真接口模塊

該模塊是外部仿真邏輯中仿真狀態(tài)機(jī)所在的核心模塊。功能包括：接收業(yè)自MCU的 地址、數(shù)據(jù)、讀/寫、取指、地址鎖存等信號(hào)；根據(jù)并口接口模塊給出的來(lái)自軟件的仿真命令，給出仿真控制信號(hào)；在程序空間切換時(shí)插入跳轉(zhuǎn)指令和地址；將來(lái)自 MCU的地址和取指信號(hào)送給斷點(diǎn)判斷模塊，并接收來(lái)自斷點(diǎn)判斷模塊的斷點(diǎn)標(biāo)志信號(hào)；產(chǎn)生送給MCU的程序空間切換使能信號(hào)；運(yùn)行監(jiān)控程序時(shí)，給出讀寫外部 SRAM所需信號(hào)，并接收讀出的數(shù)據(jù)，將其送給MCU。

·斷點(diǎn)判斷模塊

根據(jù)外部仿真接口模塊送來(lái)的CPU地址，讀取斷點(diǎn)標(biāo)志存儲(chǔ)器中的相應(yīng)值。如果讀出的標(biāo)志為有效值，表示當(dāng)前地址為斷地址。接收來(lái)自并口接口模塊的設(shè)置和清除斷點(diǎn)命令，將斷點(diǎn)存儲(chǔ)器的相應(yīng)位置1或置0。允許設(shè)置任意數(shù)目的硬件斷點(diǎn)。

·軌跡紀(jì)錄模塊

將外部仿真接口模塊送來(lái)的CPU取指地址，存儲(chǔ)在軌跡紀(jì)錄的存儲(chǔ)器中。軌跡紀(jì)錄的存儲(chǔ)器采用的FIFO的方式，所能紀(jì)錄的軌跡長(zhǎng)度是有限的，存滿刷新。軟件讀取該存儲(chǔ)器，可以得到CPU的運(yùn)行軌跡。

·并口接口模塊

提供仿真器和計(jì)算機(jī)并口之間的通信接口，可以針對(duì)不同的并口模式設(shè)計(jì)，以滿足不同模式的通信時(shí)序要求。[!--empirenews.page--]

·外部SRAM讀寫控制模塊

仿真過(guò)程中，仿真器的不同部分需要分時(shí)讀寫外部SRAM，包括：并口接口模塊下裝程序到外部SRAM；MCU在監(jiān)控態(tài)從外部SRAM中讀取程序指令，存儲(chǔ)臨時(shí)數(shù)據(jù)等。

對(duì)于Flash MCU而言，這種將用戶的待調(diào)試程序存儲(chǔ)在MCU內(nèi)部的Flash中，將監(jiān)控程序存儲(chǔ)在MCU外部的SRAM中，并在MCU外部構(gòu)造仿真邏輯，通過(guò)對(duì)采用 bond-out技術(shù)的MCU的bond-out管腳進(jìn)行監(jiān)控，來(lái)實(shí)現(xiàn)在線仿真的做法，在芯片設(shè)計(jì)時(shí)不需要做太多的工作，而且可以反映程序真實(shí)的運(yùn)行效 果。相對(duì)于完全在芯片仿真（on-chip debugger），該方法簡(jiǎn)單，MCU的設(shè)計(jì)周期短；而相對(duì)于用硬件平臺(tái)如FPGA仿真，則價(jià)格低廉許多，是一種種權(quán)衡折衷的方法。作者提取了一個(gè)簡(jiǎn)單 的Flash MCU模型，用這種方法完成了仿真器的邏輯設(shè)計(jì)，用Synopsys DC綜合，用Quartus布線Altera APEX 20K200 FPGA中，用ModelSim5.4進(jìn)行了后仿真，完成了仿真驗(yàn)證。結(jié)果證明這樣的做法是可行的。