DSP和FPGA的電視觀瞄系統(tǒng)設計

FPGA的基準時鐘為來自DSP輸出的32MHz時鐘，經(jīng)過片內(nèi)數(shù)字時鐘網(wǎng)絡(PLL)，可以得到系統(tǒng)所需要的多種時鐘。

圖文混合主要是控制觀瞄系統(tǒng)顯示屏的顯示內(nèi)容與相應的位置。利用EP2S30F484的內(nèi)部RAM配置了許多獨立的小RAM塊，DSP根據(jù)不同的控制命令向這些RAM塊寫入不同的顯示內(nèi)容。FPGA再根據(jù)顯示位置的分布，以記數(shù)的方式在屏幕上控制顯示內(nèi)容輸出，達到圖文混合。

由于StratixII FPGA使用SRAM來存儲配置數(shù)據(jù)，而SRAM存儲器在掉電后數(shù)據(jù)會丟失，因此每次StratixII FPAG上電時，必須下載一次配置數(shù)據(jù)。選擇正確、合適的配置方案是利用FPGA進行設計的一個重要環(huán)節(jié)。Altera公司的FPGA共有多種配置方案，其中FPP、AS、PS、PPA和JTAG 配置方案適用于Stratix II系列FPGA。本設計采用了一種Advanced configuration Combine的配置方案。因為在系統(tǒng)研發(fā)階段，考慮到要頻繁地向FPGA寫入設計文件，和EP2S30F484直接相連的標準JTAG必不可少，ByteMasterMV下載線一端接PC的并口，另一端與板上引出的JTAG底座連接。存儲配置數(shù)據(jù)并完成自動配置的是EPCS16，它是Altera專為StratixII設計的增強型配置器件。當設計完成后，利用ByteMasterMV下載線直接將QuartusII輸出的配置信息直接寫入增強型配置器件中，以后在獨立工作狀態(tài)下，系統(tǒng)一上電啟動，就開始了AS(FAST)方式的自動配置。

使用JTAG配置電路時，主要用到4個必需的管腳：TDI、TDO、TMS和TCK及一個可選的管腳TRST。在電路板上，要根據(jù)JTAG 標準的要求，引出2×5的JTAG底座。要注意的是，TMS和TDI管腳必須接1kΩ的上拉電阻。

QuartusII 5.0中一個非常實用的工具是軟邏輯分析儀，它通過標準JTAG的方式就提供給用戶可視化的在線分析能力。只要把ByteMasterMV電纜連接在EP2S30F484的JTAG頭上，添加邏輯分析文件，在里面定義好要觀察的信號，觸發(fā)信號、方式，時鐘，采樣深度等參數(shù)，編譯完成后從JTAG下載到FPGA內(nèi)部，就可以運行，并實時的獲得圖形化的分析結果。

● DSP設計

ADSP2183是的高速增強定點16位數(shù)字信號處理芯片。作為主控芯片，ADSP2183的接口主要可分為圖像串行傳輸接口、串行通信接口、TL16C552A控制接口、字節(jié)存儲區(qū)間接口、I/O空間接口、重疊數(shù)據(jù)存儲區(qū)間接口、EZ-ICE控制接口及其他一些IO接口。對DSP主要就是設計存儲器地址空間，ADSP2183有4個獨立的存儲空間：數(shù)據(jù)存儲器、程序存儲器、字節(jié)存儲器、I/O存儲器。它們都有相應的片選，支持外部訪問。其中，字節(jié)存儲器空間達到4MB，支持從廉價的8位存儲器引導和實時存取。如圖3所示，ADSP2183的所有數(shù)據(jù)線、地址線、存儲器片選、中斷控制和部分I/O都連到了EP2S30F484上。DSP可以像訪問內(nèi)部存儲器一樣，訪問在FPGA內(nèi)部配置出的RAM塊，與FPGA高速的傳送數(shù)據(jù)。DSP的三個外部中斷源是有優(yōu)先級安排的。因為如果在一場的20ms時間里面不能協(xié)助完成圖像旋轉所需要的計算，則會發(fā)生圖像停滯或者跳變，嚴重影響觀瞄效果。所以場中斷是外部中斷源中優(yōu)先級最高的，接下來是UART產(chǎn)生的中斷，因為它直接影響實時的圖文混合與顯示結果，最后才是控制臺產(chǎn)生的中斷，人手操作的時間和人眼感受變化的時間畢竟和以上兩種相比有比較大的差異。



圖3 系統(tǒng)硬件結構

工作頻率是26.32MHz，所以這里接一個16MHz系統(tǒng)時鐘，其內(nèi)部自動輸出一個精確的32MHz時鐘到CLKOUT，同時給FPGA作為全局時鐘使用。ADSP2183使用一個2×7的Emulator接口進行調(diào)試和仿真。
觀瞄系統(tǒng)旋轉的精確角度值由系統(tǒng)中的方位解算器產(chǎn)生，以粗通道、精通道各高8位的方式表示，其中解算器是36速比的。FPGA通過組合CS0、CS1、INH這三個片選信號發(fā)送給方位解算器，然后一次連續(xù)從總線上讀回粗通道高、粗通道低、精通道高、精通道低總共四個8位二進制值的角度值，DSP按順序把四個值組合成一個19位的完整角度值。這樣的角度值最高精度達到 0.02個密位(6000個密位表示360°)，滿足系統(tǒng)設計提出的精度要求。由DSP完成消像旋的協(xié)同計算，將計算結果通過DSP的數(shù)據(jù)總線返回至FPGA。

ADSP2183內(nèi)部沒有非易失性存儲器，程序和數(shù)據(jù)必須依靠外部擴展存儲器。在系統(tǒng)加電或復位時，如果ADSP2183的BMODE和MMAP都為低，就會以BDMA(字節(jié)DMA)的方式通過DSP的引導加載(Boot loader)機制將程序和數(shù)據(jù)轉移到片上存儲器中執(zhí)行。過程是：ADSP2183從字節(jié)存儲器空間裝載最前的32個程序存儲器字，然后開始執(zhí)行。裝載程序就在這32個字中。裝載程序連續(xù)的從字節(jié)口裝載，直到整個程序裝載完成為止。這里使用的是SST公司的SST29LE010，8位的1Mbit EEPROM作為DSP的字節(jié)存儲器。它是3.3V單電源，可以分頁，每頁128字節(jié)，最多1024頁，支持Page-Write(頁寫)和JEDEC標準的在線編程，使用起來方便可靠。

紅外熱像儀及其控制電路以RS422方式發(fā)送串行數(shù)據(jù)，TL16C552A按照通信協(xié)議接收到，自動轉換成并行數(shù)據(jù)，ADSP2183直接用程序方式從數(shù)據(jù)總線上讀回。DSP發(fā)送給熱像儀的串行數(shù)據(jù)也是經(jīng)過TL16C552A并串轉換，再由RS422驅動的?？紤]到ADSP2183和外部的通信任務就是控制命令、工作參數(shù)的發(fā)送和狀態(tài)字的返回，數(shù)據(jù)傳輸需求較低且數(shù)據(jù)流零散的特點，這里使用德州儀器公司的TL16C552A雙異步通信器就可以勝任了。

另外，系統(tǒng)中還加入了一個串行EEPROM器件，Microchip公司93LC66B Microwire 串行EEPROM。因為電視觀瞄系統(tǒng)中需要一些動態(tài)的參數(shù)，來進行不同的處理以適應特殊的場合需求。比如不同光學機構的零位角度不同、命令的調(diào)整、系統(tǒng)運行過程對特定參數(shù)或者錯誤信息的記錄，等等。都需要系統(tǒng)每次能夠記錄這些參數(shù)，并且在斷電以后存儲這些參數(shù)。由于參數(shù)并不多，所以不需要額外設計復雜的FLASH存儲空間。93LC66B的使用十分方便，確定好EEPROM的ORG狀態(tài)，就只需要把93LC66B的DI、DO、SCK和CS這幾根引腳與ADSP2183的Flag引腳正確連接，然后在DSP中對Flag編程，就可以實現(xiàn)對EEPROM的各種操作。

● 電源設計

現(xiàn)在以ASIC、DSP、FPGA等組成的系統(tǒng)中芯片都是低功耗設計，供電部分也變得越來越復雜。不僅對不同電平值的電壓精度、輸出電流、紋波、沖擊等要求十分嚴格，而且同一個芯片的不同電平的上電時序也有了要求。整個系統(tǒng)的電源設計都采用了美國德州儀器公司的電源器件。

ADSP2183的供電相對比較簡單，這里主要討論FPGA的供電。手冊規(guī)定，EP2S30F484的電源基本分為這幾種：核心供電(Vccint)為1.2V；各個BANK的I/O口供電(Vccio)，鎖相環(huán)數(shù)字供電(Vccpll_d)為1.2V，鎖相環(huán)模擬供電(Vccpll_a)為1.2V。還有Vccpd為3.3V)，它是StratixII FPGA新定義的一個供電，其作用是為所有相關的3.3V/2.5V的配置輸入緩沖器和JTAG相關引腳提供穩(wěn)定可靠的供電。它要求從0～3.3V的抬升時間必須小于100ms，否則Stratix II FPAG將不能配置成功。但是如果確實不能保障這樣苛刻的要求，就必須人為地把nCONFIG信號強制拉低，直到其他電源達到設計的可靠狀態(tài)，以確保配置過程的正確完成。