LMK04000系列產(chǎn)品的相位噪聲性能測試

1.0 前言

編寫本應(yīng)用筆記的目的，是為了表現(xiàn)LMK04000系列精 密時鐘去抖電路的時鐘信號的相位噪聲和抖動測量結(jié)果， 展示時鐘信號輸出端的相位噪聲與VCXO相位噪聲之間的關(guān) 系。由于采用了級聯(lián)的雙重PLL架構(gòu)，LMK04000系列提供 了出色的信號抖動清除功能。圖1示出了一個雙PLL架構(gòu)的框 圖。該圖還畫出了一個時鐘分配電路，該電路接續(xù)在VCO輸 出之后。

第一個PLL采用了很窄的環(huán)路帶寬，以便讓外接的VCXO 的頻率鎖定到輸入的參考時鐘信號上。極窄的環(huán)路帶寬可以 抑制參考時鐘信號中的大部分相位噪聲，使得VCXO的相位 噪聲成為主要的噪聲分量。頻率被鎖定后的VCXO作為基準(zhǔn) 時鐘輸入第二個PLL，后者采用了較大的環(huán)路帶寬，以便實 現(xiàn)其內(nèi)置的VCO的鎖定。這一較大的環(huán)路帶寬意味著VCO的 相位和頻率都鎖定到VCXO上，因此VCXO的噪聲成為主要 分量。對于高于環(huán)路帶寬的信號相位噪聲，內(nèi)部的VCO的相 位噪聲和輸出分頻器與驅(qū)動器將決定輸出信號的相位噪聲。

考慮合成器的輸出端的總相位噪聲，就可以更直觀地演示這 一點。由于頻率合成器的噪聲決定了時鐘的輸出噪聲，只需 考察合成器的噪聲就足夠了，不需要考慮輸出驅(qū)動電路帶來 的噪聲惡化。如下的公式表明，總的噪聲是基準(zhǔn)時鐘噪聲、 PLL噪聲和VCO噪聲的加權(quán)和：

點此下載全文PDF資料： LMK04000系列產(chǎn)品的相位噪聲性能測試.pdf