嵌入式邏輯分析儀加速SoPC設計

將可編程邏輯與cpu子系統(tǒng)集成于同一芯片令系統(tǒng)設計者可以在一定范圍內(nèi)決定某些功能的實現(xiàn)方式，aes先進加密標準算法的硬件實現(xiàn)即為這樣的特殊應用實例。aes加密是互聯(lián)網(wǎng)協(xié)議安全規(guī)范(ipsec) 的基礎模塊，提供增強無線連接安全性的ieee802.11i規(guī)范也采納aes為其加密算法，因而傳統(tǒng)通訊設備供應商需要增加aes模塊以提供更全面的vpn服務。由于aes算法直接面向位操作，所以，它在可編程邏輯上可以得到非常高效的實現(xiàn)。 　　 分析儀及其工作環(huán)境
fs2(first silicon solutions)公司的在系統(tǒng)分析儀支持基于quicklogic公司的嵌入式標準產(chǎn)品quickmips的單片系統(tǒng)硬件和軟件開發(fā)。除了完全支持quickmips片上mips處理器的所有調(diào)試功能之外，該分析儀還內(nèi)建可配置邏輯分析監(jiān)控單元(clam)，該單元可以從片外追蹤并觸發(fā)quickmips可編程邏輯的1024個指定信號。fs2探測器可 通過14針ejtag調(diào)試連接頭以及1根10針(或38針)的追蹤電纜來連接目標系統(tǒng)。quickmips可編程邏輯中的片上儀器應用模塊(oci)通過fs2追蹤電纜與用戶指定的內(nèi)部信號相連，用于追蹤和觸發(fā)。
除可編程邏輯之外，quickmips內(nèi)還集成了32位mips 4kc處理器和一系列片上外設。這些片上外設包括2個以太網(wǎng)接口、2個串口、1個32位66mhz的pci 主從接口、1個sdram和sram控制器、4個定時器以及1塊片上sram。所有外設、處理器和可編程邏輯均通過amba總線連接(見圖1)。amba總線為這些連接提供5個片上可用端口，包括先進高性能總線(ahb)主/從接口各1個以及3個先進外圍總線(apb)從接口。任何實現(xiàn)于可編程邏輯的電路均可通過上述片上amba總線端口實現(xiàn)與處理器以及片上外設的連接，設計者可以根據(jù)實際需要使用上述5個端口中的不同組合來連接電路。quickmips的片上mips處理器也支持增強jtag(ejtag)接口。ejtag接口除支持處理器實現(xiàn)中止、單步、重啟以及軟件斷點等調(diào)試功能之外，還包括指令/數(shù)據(jù)虛擬地址、硬件斷點以及支持外部ejtag探測儀的tap端口。
圖1 quickmips片上可用資源框圖