基于FPGA的DDS任意波形發(fā)生器

　　目前利用專門dds芯片開發(fā)的信號源比較多，它們輸出頻率高、波形好、功能也較多，但它們的rom里一般都只存有一種波形（正弦波），加上一些外圍電路也能產生少數(shù)幾種波形，但速度受到很大的限制，因此使用不是很靈活。為了增加靈活性，可以采用fpga實現(xiàn)dds技術，把dds中的rom改用sram，sram作為一個波形抽樣數(shù)據的公共存儲器，只要改變存儲波形信息的數(shù)據，就可以靈活地實現(xiàn)任意波形發(fā)生器。

　　該系統(tǒng)主要由dds系統(tǒng)、數(shù)模轉換及輸出信號調理等部分組成，由單片機控制，外加鍵盤及顯示等人－機接口部分。dds系統(tǒng)是設計的關鍵，主要由相位累加模塊、地址｀總線控制模塊、數(shù)據總線控制模塊及波形數(shù)據存儲器sram等組成。其中，相位累加模塊、地址總線控制模塊和數(shù)據總線控制模塊都是在fpga上實現(xiàn)的。相位累加器是整個dds系統(tǒng)運轉的關鍵，其設計的好壞直接影響到整個系統(tǒng)的功能，它實質上是1個帶反饋的ⅳ位加法器，把輸出數(shù)據作為另一路輸入數(shù)據與送來的頻率控制字進行連續(xù)相加，產生有規(guī)律的ⅳ位地址碼。設計中可采用流水線技術實現(xiàn)加法器。

　　在頻率更新時鐘上升沿時，頻率控制字κ鎖存于ⅳ位的頻率控制字寄存器內。在參考時鐘的每一個時鐘脈沖到來時，控制字κ與相位累加器內容進行模2加，得到ⅳ位波形相位值。再將ⅳ位的相位碼截去低b位，用高胚位（m＝n-b）作為地址對sram尋址，輸出s位的波形幅度值，形成數(shù)字化的波形。數(shù)字化波形通過dac后，輸出模擬的階梯化波形，階梯波經過低通濾波器平滑后，生成連續(xù)波形。

　　該系統(tǒng)同時還擴展有sram波形存儲器和rom波形存儲器，分別用來存放所需波形抽樣數(shù)據和預置標準輸出波形抽樣數(shù)據。系統(tǒng)的原理框圖如圖所示。波形的抽樣數(shù)據存放在rom里，當要產生某種波形時，輸入相應的控制信息，系統(tǒng)將抽樣數(shù)據從rom里加載到sram里，以供fpga工作時尋址查表使用。當所需波形不是標準波形時，可以通過在線編程產生所需波形的抽樣數(shù)據，直接將抽樣數(shù)據存人sram，以便頻率合成時使用，這樣就可以產生任意波形的信號。


　　用fpga設計dds電路比采用專用dds芯片更為靈活。因為只要改變sram中的數(shù)據，就可以產生任意波形，因而具有相當大的靈活性。fpga芯片還支持在線升級，將dds設計嵌入到fpga芯片所構成的系統(tǒng)中，并采用流水線技術，其系統(tǒng)成本并不會增加多少，而購買專用芯片的價格則是前者的很多倍。因此，采用fpga來設計dds系統(tǒng)具有很高的性能價格比?！　g迎轉載，信息來自維庫電子市場網（）