本時鐘管理器適用于可提供至少一個硬件定時器的處理器。其為用戶提供了有益、友好的裁剪途徑，以滿足不同目標系統(tǒng)的實際需要。通過裁剪，該時鐘管理器的目標代碼最小可至100B以下，最大也不超過1KB。
目前，在嵌入式產(chǎn)品的研發(fā)中，低檔微處理器軟件多采用裸機開發(fā)模式實現(xiàn)。在這種開發(fā)模式中，常有如下需求：
(1) 在經(jīng)歷特定的時間段后，執(zhí)行特定操作;
(2) 根據(jù)給定周期執(zhí)行特定操作。
傳統(tǒng)的作法是利用前后臺方式：設定硬件定時器，使其在后臺以特定周期對各相關操作的標志變量作計數(shù)操作;前臺則不斷對各標志變量巡回查詢，若發(fā)現(xiàn)標志變量達到預定值，則執(zhí)行特定操作?？梢姡鲜鲂枨笮柚苯硬僮饔布〞r器實現(xiàn)，其過程繁瑣，且需要用戶對相關硬件有深入了解。因此，本文設計、實現(xiàn)了一種使用方便的低端系統(tǒng)時鐘管理器。
時鐘管理器在實現(xiàn)中，將與硬件密切相關的部分組成一獨立模塊(文件)。針對不同的目標系統(tǒng)處理器，更換該模塊即可。為使表述不過抽象，本文以8051系列單片機為目標系統(tǒng)處理器、C51為工具語言闡述該嵌入式時鐘管理器的設計與實現(xiàn)。
(1) configClk.h定義了有關系統(tǒng)裁剪、配置的可調(diào)參數(shù)，通過對configClk.h中相關宏參數(shù)的配置，即可實現(xiàn)對該時鐘管理器系統(tǒng)的配置和裁剪。
(2) clk_impl.*功能模塊用來封裝目標系統(tǒng)的一個硬件定時器，以屏蔽不同處理器間的硬件差異，起到HAL(HardwareAbstractLayer)作用。系統(tǒng)時鐘在此構建。
(3) clk.*模塊在clk_impl.*提供的HAL基礎上進一步封裝，通過一個鉤子(Hook)函數(shù)，為系統(tǒng)提供時鐘脈沖，且脈沖寬度可調(diào)(配置configClk.h中的相關宏參即可)。
(4) WdLib.*模塊為用戶應用提供多個軟件定時器。
2 實現(xiàn)
2.1硬件定時器的底層封裝
硬件定時器底層封裝在圖1所示的clk_impl.*中實現(xiàn)。其中定義了一個初始化接口函數(shù)和一個定時器中斷的ISR(InterruptServiceRoutine)。令選用的硬件時鐘為定時器0(可在configClk.h中配置)。
(1) 初始化接口函數(shù)void_clkInit(void){}
用戶通過調(diào)用該接口函數(shù)，可周期性地執(zhí)行相應的ISR—clkTick_ISR，從而形成邏輯上的系統(tǒng)時鐘。另外，本接口函數(shù)不為用戶直接訪問，而在上層模塊clk.*中被調(diào)用。
(2) 定時器0的ISR—clkTick_ISR
voidclkTick_ISR(void)interrupt1usingREG_GRP_FOR_
SYS_CLK{}
其中：REG_GRP_FOR_SYS_CLK為定義于configClk.h中的可調(diào)參數(shù)，用來設定本ISR的工作寄存器組。
下載文檔
