提高存儲器子系統(tǒng)效率的三種方法

行業(yè)專家認為，對于一個典型的大型數(shù)據(jù)中心而言，其50億美元成本的80%左右會用在設備的機械和電子基礎設施上。

對于數(shù)據(jù)中心服務器，高功率密度的原因之一在于存儲器子系統(tǒng)。典型的1U服務器需要600～1,000W的電源供電。這些用于數(shù)據(jù)中心的高端服務器支持16～18個DRAM插槽。在DDR3(第三代雙倍數(shù)據(jù)速率)系統(tǒng)上，每一個插槽都通過典型的2Gb模塊平均汲取9W功率。存儲器子系統(tǒng)總功率約為144～162W，約占系統(tǒng)可用功率的25%。將該總功率與典型數(shù)據(jù)中心中40,000～80,000個服務器相乘，結果為5～13MW(兆瓦特)，這僅為存儲器子系統(tǒng)的汲取功率。這些功率足以為超過 13,000個美國家庭供電。

存儲器協(xié)會正在推行用三種方法來提高存儲器子系統(tǒng)的效率。這些方法已經在實驗室環(huán)境中進行過測試，其中一些形式將在不久的將來推向商業(yè)市場。

第一種省電方法來自DDR3存儲器子系統(tǒng)架構。DDR3標準的關鍵在于降低功耗。目前，固態(tài)存儲行業(yè)的領先技術標準開發(fā)者JEDEC(電子設備工程聯(lián)合委員會)正在著手開發(fā)兩種省電模式，這兩種模式將專注于如何降低寄存器的功耗以及如何降低RDIMM(暫存式雙列直插內存模塊)模塊的功耗。第一種省電模式是用于DDR3寄存器的CKE(時鐘使能)斷電模式，這種模式要求寄存器器件在CKE輸入線路處于低電平時切斷其輸出。當這種模式通過存儲器控制器使能時，地址輸出處于三態(tài)，DDR3寄存器將其功耗降低將近60%。第二種省電模式是S3電源管理模式，這種模式允許輸入時鐘浮動。當輸入CK和CK#均保持低電平時，器件會停止工作并進入低功耗靜態(tài)和待機工作模式。

實驗室的測量結果顯示，寄存器功耗降低了90%。“時鐘停止”斷電模式只能在模式激活之前，DRAM接收到自刷新命令時使用。在這種狀態(tài)下，DRAM忽略除 CKE之外的所有輸入。因此，除了這兩個信號之外，所有寄存器輸出都能被進一步禁用，從而降低了RDIMM模塊的總功耗。但是將存儲器子系統(tǒng)從這兩種模式喚醒所需的時間有所不同。存儲器子系統(tǒng)從CKE斷電模式開始響應只需要三個時鐘周期，而從S3電源管理模式開始響應只需要幾微秒。需要存儲器控制器和系統(tǒng)管理軟件來支持這些功能，從而利用這些省電功能。

存儲器協(xié)會正在研究第二種方法，該方法旨在降低存儲器子系統(tǒng)的電源電壓。這個選擇方案研究通過向更小尺寸的半導體工藝轉移來降低電源電壓。新型1.35VDDR3DRAM正在實驗室進行小批量測試。JEDEC和主要存儲器制造商正瞄準供電電壓為1.5V和1.35V的下一代DDR3DRAM。目前Inphi公司正在致力于為JEDEC組織起草1.35V寄存器標準。Inphi還在領頭開發(fā)首個可量產的 1.35VDDR3寄存器，可與1.5V寄存器向后兼容。選定的低壓DRAM已在一些OEM工廠進行了初步測試，以便在1.35V下運行存儲器子系統(tǒng)。早期數(shù)據(jù)顯示，總功耗降低了16%左右，并且沒有明顯的性能下降。正在進行更多測試，進一步采用未來的技術降低工作電壓的研究也正在進行。

第三種省電方法是降低驅動器的輸出擺幅電壓電平。在DDR3RDIMM標準中，DIMM上的命令和地址信號被端接到Vtt(相當于負載電阻為22Ω時 Vdd/2)。DRAM可接受的最小輸入電平為±175mV(在Vtt附近)。為實現(xiàn)可靠的工作，設計工程師對RawCardA這樣的較低密度卡也提供了三至四倍于該值的輸入電平。將800mV的輸出擺幅降低至400mV，可以每通道節(jié)省20mA左右。按每個DIMM41個通道，每個系統(tǒng)18個DIMM計算，每個系統(tǒng)就可能節(jié)省22W，僅一個典型的數(shù)據(jù)中心即可節(jié)省2MW左右!

應對數(shù)據(jù)中心面臨的能源挑戰(zhàn)需要研究省電解決方案，即使通過采用效率更高的省電模式降低電源電壓和開關電壓，存儲器子系統(tǒng)也還是服務器系統(tǒng)中最大的能耗對象之一。