日前在美國加州舉行的SNUG Synopsys用戶研討會上，Synopsys公司總裁兼首席執(zhí)行官Aart de Geus指出：“促使芯片節(jié)點工藝向更高層次發(fā)展的動力將不再是芯片性能的提高，而在系統(tǒng)級芯片(SoC)上集成更多的功能才是刺激芯片工藝向65納米邁進的原因。”
芯片處理速度的加快代表了芯片性能的提升——現在這已經不是首要的問題了，De Geus指出，特別是在多內核器件出現之后。這是與半導體業(yè)界以往發(fā)展史最為不同的地方——以往的歷史是，性能的提升會促使芯片工藝向更小的節(jié)點發(fā)展，以滿足摩爾定律。
De Geus表示，過去幾年內，芯片制造商已經得出了結論：靠半導體工藝節(jié)點的升級來提高系統(tǒng)的性能在經濟上是不可行的。相反，他指出，芯片運行速度的提高可以采用其他方法，比如使用多內核技術。
De Geus指出，半導體工藝正在向65nm節(jié)點邁進。在2005年第四季度到本季度，根據Synopsys公司的統(tǒng)計，65nm產品的流片數量已從18個增長到52個，而采用65nm工藝設計的項目總數已從約120個增長到約160個。
De Geus強調，在65nm的設計中關于功耗的設計是最重要的因素，而在90nm和65nm工藝中對功耗的關注將是“絕對必不可少的”。“我無法告訴你們我們對功耗的關注程度，”De Geus表示，“我只能說事實上我們的每片65nm芯片都是一個低功耗的方案。”
在與其中的一位芯片設計人員的談話中，De Geus否認了因為光掩膜成本昂貴而導致IC設計新啟動項目減少的說法。他舉例說，從1999到2002年間，新啟動項目的數量已經下降了很多，但從那時起到目前數量一直保持穩(wěn)定。
在這個SNUG活動上，Synopsys公司也聲稱，他們是第一家支持Verilog語言并提供整套芯片設計方案和終端產品的EDA供應商。
下載文檔
