22納米有望在2011~2012年實(shí)現(xiàn)商用

為了促進(jìn)納米電子學(xué)的發(fā)展，奧爾巴尼大學(xué)的納米學(xué)院已經(jīng)被授予半導(dǎo)體研究公司(Semiconductor Research Corporation, SRC)的領(lǐng)導(dǎo)地位。

這項(xiàng)在去年2月開始的為期3年、投資750萬美元的計(jì)劃由SRC以及紐約州共同投資，奧爾巴尼大學(xué)的納米學(xué)院就是紐約先進(jìn)互連科學(xué)和技術(shù)中心(NY CAIST)計(jì)劃的基地。

除了奧爾巴尼大學(xué)內(nèi)的納米級(jí)科學(xué)以及工程學(xué)院(CNSE)之外，參與該項(xiàng)目的學(xué)術(shù)機(jī)構(gòu)包括：哥倫比亞大學(xué)、科內(nèi)爾大學(xué)、Lehigh大學(xué)、馬薩諸塞州理工大學(xué)(MIT)、Penn State大學(xué)、Rensselaer工學(xué)院(RPI)、斯坦福大學(xué)、SUNY Binghamton大學(xué)、佛羅里達(dá)大學(xué)、馬里蘭大學(xué)、北德州大學(xué)、以及位于阿林頓和奧斯汀的德州大學(xué)。

作為NY CAIST計(jì)劃的組成部分，規(guī)劃的項(xiàng)目有27個(gè)，最終目標(biāo)是為芯片制造商服務(wù)提供擴(kuò)展銅以及低k介質(zhì)縮小技術(shù)。

“因?yàn)榛ミB性能正開始超越器件成為主宰芯片性能的關(guān)鍵因素，互連研究對(duì)于確保半導(dǎo)體器件工藝尺寸的持續(xù)縮小越來越重要，”在全球研究協(xié)作(Global Research Collaboration, GRC)擔(dān)任互連以及封裝研究的總監(jiān)、英特爾公司的代理人Scott List表示。GRC是SRC的下屬單位，負(fù)責(zé)縮小各種選項(xiàng)，以便把CMOS工藝傳承至最終極限。

“在22納米以下工藝尺寸，為了驅(qū)使芯片幾何尺寸的縮小，必須縮小互連，但是，這種技術(shù)僅僅提供一半的解決方案。當(dāng)我們?cè)u(píng)估像碳納米管以及光學(xué)互連等選項(xiàng)的過程中，我們已經(jīng)發(fā)現(xiàn)若干實(shí)現(xiàn)22納米互連的可行選擇。在向著縮小銅互連以及低k介質(zhì)的方向發(fā)展的過程中，至關(guān)重要的是我們繼續(xù)在與NY CAIST取得一道的進(jìn)步基礎(chǔ)上構(gòu)建新的技術(shù)，”List表示。

研究人員指出，年復(fù)一年，芯片上的開關(guān)速度已經(jīng)增長了幾乎20%，而線寬縮小了30%，晶體管密度也增加了。然而，如果無法實(shí)現(xiàn)新型的互連材料、工藝、方法學(xué)和概念，這種芯片速度、晶體管密度持續(xù)增加而線寬持續(xù)縮小的步伐最終將減慢下來。

在奧爾巴尼大學(xué)內(nèi)的納米級(jí)科學(xué)以及工程學(xué)院的SRC以及NY CAIST的研究人員將攜手開展交叉功能協(xié)作，涉及領(lǐng)域包括：縮小側(cè)壁以及晶界散射，從而減小40納米銅電阻系數(shù);開發(fā)新一類厚度為幾個(gè)原子的銅擴(kuò)散勢壘區(qū);開發(fā)具有原子分辨率的測量掩埋接口的方法;在幾個(gè)原子的規(guī)模上最優(yōu)化低k介質(zhì)中的空穴尺寸和結(jié)構(gòu)，從而在提高速度的同時(shí)維持強(qiáng)度;掌握互連中存在的根本故障機(jī)制，以減少介質(zhì)中的短路以及銅線中的開路。

研究工作將建立在NY CAIST過去三年期間SRC、GRC及其學(xué)術(shù)合作伙伴的研究工作基礎(chǔ)之上，并增強(qiáng)NY CAIST的研究工作。

已經(jīng)取得的成果包括：實(shí)證從銅線的邊緣起可以把側(cè)壁散射減少50%;實(shí)現(xiàn)了小于10個(gè)原子厚的擴(kuò)散勢壘;評(píng)估了新的基于光學(xué)以及碳納米管的互連。

國際半導(dǎo)體技術(shù)路線圖(The International Technology Roadmap for Semiconductors, ITRS)預(yù)計(jì)22納米節(jié)點(diǎn)到2011-12年將實(shí)現(xiàn)商業(yè)化生產(chǎn)。

2007年9月，在一項(xiàng)相關(guān)努力中，SRC和美國商務(wù)部的國家標(biāo)準(zhǔn)和技術(shù)研究院(National Institute of Standards and Technology, NIST)發(fā)布了一項(xiàng)合作伙伴關(guān)系，以支持在納米電子學(xué)領(lǐng)域的研究。

該計(jì)劃是為了證明未來5-10年內(nèi)下一代電路的可行性。

今年，NIST將為該努力捐助276萬美元，屆時(shí)與來自行業(yè)的資金結(jié)合起來，將提供接近400萬美元的新的研究津貼。