賽靈思推出Virtex-5高性能可配置DSP解決方案

賽靈思公司（xilinx）宣布其65nm virtex-5 sxt fpga平臺新增針對高性能數(shù)字信號處理（dsp）而優(yōu)化的virtex-5 sxt240t器件。該器件高達528gmacs的乘法累加性能和超過190 gflops的單精度浮點dsp性能，為廣播視頻、醫(yī)療成像、無線通信、國防和高性能計算等應(yīng)用的開發(fā)人員提供了高性能的可配置dsp解決方案。

　　“支持高分辨率（hd）視頻的廣播設(shè)備制造商要求比標準分辨率（sd）設(shè)計高出五倍以上的處理能力?！睘轭I(lǐng)先廣電企業(yè)和視頻測試設(shè)備供應(yīng)商提供設(shè)計咨詢服務(wù)的omnitek公司總經(jīng)理roger fawcett說：“與市場上的任何其它fpga器件相比，virtex-5 sx240t能夠更好地滿足廣播和數(shù)字相機高級視頻處理算法所提出的計算需求?！?br>
　　新推出的這款65nm virtex-5 sxt240t器件集成了1056個25 x 18 位的dsp48e邏輯片，設(shè)計人員可結(jié)合專用布線資源實現(xiàn)可擴展的信號處理鏈。每個dsp48e 邏輯片典型動態(tài)功耗僅為1.4mw/100mhz ，不需要犧牲性能即可實現(xiàn)高效的電源管理。此外，sx240t擁有超過18mbit的塊ram用于存儲數(shù)據(jù)和系數(shù)，還有24個高速gtp串行收發(fā)器，每個都可支持高達3.75gbps的數(shù)據(jù)速率。更高的dsp帶寬結(jié)合存儲器和高速串行連接使設(shè)計人員可以在印刷電路板.html" onmouseover="javascript:showpos(event,this)" onmouseout="javascript:cleartimer()" target="_blank" style="color:#00a2ca">電路板上使用更少的器件，從而降低總體系統(tǒng)成本和功耗，與此同時仍然可以滿足嚴格的性能要求。

　　為支持sxt240t器件，賽靈思還推出了浮點運算（fpo）ip內(nèi)核 4.0版。新版fpo ip內(nèi)核優(yōu)化使用25 x 18 位的dsp邏輯片來完成浮點乘法運算，所需的資源僅為此前版本的一半。sxt240t 器件和fpo ip 內(nèi)核相結(jié)合可以為高性能計算、醫(yī)療成像和國防應(yīng)用提供超過190 gflops單精度浮點dsp性能。如此高的dsp性能使 sxt240t 的單精度浮點乘法運算能力比競爭器件高出63%，單精度浮點加法運算能力高出125%。

　　“sx240t 器件實現(xiàn)了邏輯、存儲器、信號處理和高速gtp串行收發(fā)器之間的最佳結(jié)合，從而可以滿足先進dsp應(yīng)用的高性能需求?！辟愳`思公司產(chǎn)品開發(fā)副總裁steve douglass說，“作為唯一提供內(nèi)建pci express 端點和三模式ethernet mac模塊的fpga系列，virtex-5進一步優(yōu)化了成本并使功耗進一步降低?！?br>
　　設(shè)計人員可以利用xtremedsp解決方案開發(fā)工具包（包括 system generator for dsp 和acceldsp 綜合工具）創(chuàng)建使用sxt240t 的dsp設(shè)計。利用這些工具，可以方便地將利用the mathworks公司受歡迎的matlab 和 simulink dsp 建模環(huán)境開發(fā)的dsp算法在fpga硬件中實現(xiàn)。system generator for dsp 為賽靈思在simulink 環(huán)境中提供了優(yōu)化的dsp 模塊組、網(wǎng)表生成和硬件在環(huán)協(xié)同仿真（hardware-in-the-loop co-simulation）插件。acceldsp綜合工具進一步擴展了這些能力，還包括了定點轉(zhuǎn)換、設(shè)計試探以及浮點matlab算法rtl生成功能。