Cadence攜手ARM提供多核與低功耗器件的參考方法學(xué)

cadence與arm 宣布推出兩種由它們聯(lián)合開發(fā)的新的實(shí)現(xiàn)參考方法學(xué)，一種用于arm11(tm) mpcore(tm)多核處理器，另一種用于arm1176jzf-s(tm)處理器的低功耗實(shí)現(xiàn)，后者集成了arm intelligent energy manager (iem(tm))技術(shù)。

　　基于arm1176jzf-s處理器的低功耗參考方法學(xué)提供了支持iem技術(shù)所需的增強(qiáng)特性，并支持iem技術(shù)采用的動(dòng)態(tài)電壓(dynamic voltage)和頻率調(diào)節(jié)(frequency scaling (dvfs)硬件方法。iem技術(shù)已被證明可減少超過(guò)60%的cpu能耗。 　　這些參考方法學(xué)包容通用功率格式(common power format , cpf)，可實(shí)現(xiàn)功耗域、功耗模式、電平轉(zhuǎn)換和隔離規(guī)則的清楚詳述，以使先進(jìn)低功耗設(shè)計(jì)方法自動(dòng)化。這些方法學(xué)充分利用了cadence low-power solution的許多產(chǎn)品，包括cadence soc encounter(tm) rtl-to-gdsii系統(tǒng)，全局綜合encounter rtl compiler，encounter conformal low power，及voltagestorm電源線分析。　　cadence產(chǎn)品營(yíng)銷副總裁mike mcaweeney表示，“工程團(tuán)隊(duì)使用這些參考方法學(xué)有助于減少定制設(shè)計(jì)的流片時(shí)間，從而獲得可觀的上市時(shí)間和成本收益?！薄　∵@些參考方法學(xué)計(jì)劃在2008年上半年發(fā)布這些新處理器時(shí)推出。