提高存儲(chǔ)器子系統(tǒng)效率的三種方法

行業(yè)專家認(rèn)為，對(duì)于一個(gè)典型的大型數(shù)據(jù)中心而言，其50億美元成本的80%左右會(huì)用在設(shè)備的機(jī)械和電子基礎(chǔ)設(shè)施上。

對(duì)于數(shù)據(jù)中心服務(wù)器，高功率密度的原因之一在于存儲(chǔ)器子系統(tǒng)。典型的1U服務(wù)器需要600～1,000W的電源供電。這些用于數(shù)據(jù)中心的高端服務(wù)器支持16～18個(gè)DRAM插槽。在DDR3(第三代雙倍數(shù)據(jù)速率)系統(tǒng)上，每一個(gè)插槽都通過(guò)典型的2Gb模塊平均汲取9W功率。存儲(chǔ)器子系統(tǒng)總功率約為144～162W，約占系統(tǒng)可用功率的25%。將該總功率與典型數(shù)據(jù)中心中40,000～80,000個(gè)服務(wù)器相乘，結(jié)果為5～13MW(兆瓦特)，這僅為存儲(chǔ)器子系統(tǒng)的汲取功率。這些功率足以為超過(guò) 13,000個(gè)美國(guó)家庭供電。

存儲(chǔ)器協(xié)會(huì)正在推行用三種方法來(lái)提高存儲(chǔ)器子系統(tǒng)的效率。這些方法已經(jīng)在實(shí)驗(yàn)室環(huán)境中進(jìn)行過(guò)測(cè)試，其中一些形式將在不久的將來(lái)推向商業(yè)市場(chǎng)。

第一種省電方法來(lái)自DDR3存儲(chǔ)器子系統(tǒng)架構(gòu)。DDR3標(biāo)準(zhǔn)的關(guān)鍵在于降低功耗。目前，固態(tài)存儲(chǔ)行業(yè)的領(lǐng)先技術(shù)標(biāo)準(zhǔn)開發(fā)者JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))正在著手開發(fā)兩種省電模式，這兩種模式將專注于如何降低寄存器的功耗以及如何降低RDIMM(暫存式雙列直插內(nèi)存模塊)模塊的功耗。第一種省電模式是用于DDR3寄存器的CKE(時(shí)鐘使能)斷電模式，這種模式要求寄存器器件在CKE輸入線路處于低電平時(shí)切斷其輸出。當(dāng)這種模式通過(guò)存儲(chǔ)器控制器使能時(shí)，地址輸出處于三態(tài)，DDR3寄存器將其功耗降低將近60%。第二種省電模式是S3電源管理模式，這種模式允許輸入時(shí)鐘浮動(dòng)。當(dāng)輸入CK和CK#均保持低電平時(shí)，器件會(huì)停止工作并進(jìn)入低功耗靜態(tài)和待機(jī)工作模式。

實(shí)驗(yàn)室的測(cè)量結(jié)果顯示，寄存器功耗降低了90%。“時(shí)鐘停止”斷電模式只能在模式激活之前，DRAM接收到自刷新命令時(shí)使用。在這種狀態(tài)下，DRAM忽略除CKE之外的所有輸入。因此，除了這兩個(gè)信號(hào)之外，所有寄存器輸出都能被進(jìn)一步禁用，從而降低了RDIMM模塊的總功耗。但是將存儲(chǔ)器子系統(tǒng)從這兩種模式喚醒所需的時(shí)間有所不同。存儲(chǔ)器子系統(tǒng)從CKE斷電模式開始響應(yīng)只需要三個(gè)時(shí)鐘周期，而從S3電源管理模式開始響應(yīng)只需要幾微秒。需要存儲(chǔ)器控制器和系統(tǒng)管理軟件來(lái)支持這些功能，從而利用這些省電功能。

存儲(chǔ)器協(xié)會(huì)正在研究第二種方法，該方法旨在降低存儲(chǔ)器子系統(tǒng)的電源電壓。這個(gè)選擇方案研究通過(guò)向更小尺寸的半導(dǎo)體工藝轉(zhuǎn)移來(lái)降低電源電壓。新型1.35VDDR3DRAM正在實(shí)驗(yàn)室進(jìn)行小批量測(cè)試。JEDEC和主要存儲(chǔ)器制造商正瞄準(zhǔn)供電電壓為1.5V和 1.35V的下一代DDR3DRAM。目前Inphi公司正在致力于為JEDEC組織起草1.35V寄存器標(biāo)準(zhǔn)。Inphi還在領(lǐng)頭開發(fā)首個(gè)可量產(chǎn)的 1.35VDDR3寄存器，可與1.5V寄存器向后兼容。選定的低壓DRAM已在一些OEM工廠進(jìn)行了初步測(cè)試，以便在1.35V下運(yùn)行存儲(chǔ)器子系統(tǒng)。早期數(shù)據(jù)顯示，總功耗降低了16%左右，并且沒有明顯的性能下降。正在進(jìn)行更多測(cè)試，進(jìn)一步采用未來(lái)的技術(shù)降低工作電壓的研究也正在進(jìn)行。

第三種省電方法是降低驅(qū)動(dòng)器的輸出擺幅電壓電平。在DDR3RDIMM標(biāo)準(zhǔn)中，DIMM上的命令和地址信號(hào)被端接到Vtt(相當(dāng)于負(fù)載電阻為22Ω時(shí) Vdd/2)。DRAM可接受的最小輸入電平為±175mV(在Vtt附近)。為實(shí)現(xiàn)可靠的工作，設(shè)計(jì)工程師對(duì)RawCardA這樣的較低密度卡也提供了三至四倍于該值的輸入電平。將800mV的輸出擺幅降低至400mV，可以每通道節(jié)省20mA左右。按每個(gè)DIMM41個(gè)通道，每個(gè)系統(tǒng)18個(gè)DIMM計(jì)算，每個(gè)系統(tǒng)就可能節(jié)省22W，僅一個(gè)典型的數(shù)據(jù)中心即可節(jié)省2MW左右!

應(yīng)對(duì)數(shù)據(jù)中心面臨的能源挑戰(zhàn)需要研究省電解決方案，即使通過(guò)采用效率更高的省電模式降低電源電壓和開關(guān)電壓，存儲(chǔ)器子系統(tǒng)也還是服務(wù)器系統(tǒng)中最大的能耗對(duì)象之一。