當前位置:首頁 > 嵌入式 > 嵌入式硬件
[導讀]在微控制器尺寸和成本的限制下,M4K內核內部不支持指令高速緩存(I-cache)或數據高速緩存(D-cache)的標準功能。本文重點討論的一個內容--SRAM接口,這是MIPS32 M4K內核的一

在微控制器尺寸和成本的限制下,M4K內核內部不支持指令高速緩存(I-cache)或數據高速緩存(D-cache)的標準功能。本文重點討論的一個內容--SRAM接口,這是MIPS32 M4K內核的一個標準功能。

M4K內核SRAM接口基本描述

M4K內核SRAM接口是M4K內核的通用高速存儲器接口。它可為指令存儲器和數據存儲器路徑提供低延遲接口,支持單周期和多周期存儲器存取。 必須指出,SRAM接口不能直接與外部存儲器件連接,若要實現(xiàn)外部存儲連接,需使用一個外部存儲控制器。必須使用固定映射表(FMT)和SRAM接口,以提供完整的存儲器控制邏輯。一種是置于CPU與主存間的高速緩存,它有兩種規(guī)格:一種是固定在主板上的高速緩存(Cache Memory );另一種是插在卡槽上的COAST(Cache On A Stick)擴充用的高速緩存,另外在CMOS芯片1468l8的電路里,它的內部也有較小容量的128字節(jié)SRAM,存儲我們所設置的配置數據。還有為了加速CPU內部數據的傳送,自80486CPU起,在CPU的內部也設計有高速緩存,故在Pentium CPU就有所謂的L1 Cache(一級高速緩存)和L2Cache(二級高速緩存)的名詞,一般L1 Cache是內建在CPU的內部,L2 Cache是設計在CPU的外部,但是Pentium Pro把L1和L2 Cache同時設計在CPU的內部,故Pentium Pro的體積較大。Pentium II又把L2 Cache移至CPU內核之外的黑盒子里。SRAM顯然速度快,不需要刷新的操作,但是也有另外的缺點,就是價格高,體積大,所以在主板上還不能作為用量較大的主存。

雙模操作

SRAM接口的初始配置稱為雙模。在這種模式下,指令和數據通道彼此隔離。數據有獨立的讀寫總線(D-SRAM),還有D-SRAM接口控制信號和一個獨立的指令側(I-SRAM)接口,以及其互補I-SRAM控制信號。

雙模有助于I-SRAM和D-SRAM接口的同步處理,消除任何可能出現(xiàn)在公用總線接口上的延遲,防止其減緩程序的執(zhí)行。在這個模式下,內核可達到1.5 DMIPS/MHz的標稱性能。雙模結構如圖1所示。

 


標準模式

標準模式是標準接口的一個配置選項,在這種模式下,為了節(jié)省必須從內核發(fā)送的信號總數,I-SRAM和D-SRAM信號合并在一起。除了數據寫總線外,D-SRAM接口是完全禁用的,所有數據讀周期都自動改變方向,以使用I-SRAM讀總線。

在該模式中,內核的平均性能大概是1.2 DMIPS/MHz。然而,由SRAM接口內核暴露的活躍信號總數是122個,比雙模節(jié)省87個信號。減少接口使用的活躍信號數量,對于成本非常有限、總裸片面積比絕對性能更重要的設計來說,是一種更經濟有效的方式。

SRAM接口標準模式如圖2所示。

 


處理中斷

SRAM接口提供了中止指令處理的能力,這種能力可中止M4K內核5段流水線中任何指令處理。這有助于外部系統(tǒng)控制器立即響應外部事件,如中斷請求或通過EJTAG調試接口請求。在處理典型微控制器應用中高度確定性性質時,快速響應外部中斷事件至關重要。

對接口信號連接有限的器件提供支持

這個功能通常用于接口外設的總線鎖存和總線停止的組合,如ADC。該類型的混合信號器件通常不提供32位位寬的接口。

總線鎖存和總線停止

SRAM接口提供輸入控制信號,在外部存儲控制器禁用這個信號之前鎖住數據總線,以防止CPU進一步寫處理。由此,可不用擔心多線程存儲周期的損害。 SRAM接口還提供控制信號,利于總線停止,使設計師將速度更慢的存儲器和外設連接到系統(tǒng)成為可能。這些器件可包括速度更慢的非易失性RAM和混合信號器件,在將請求的數據傳送到總線之前,它們需要更多的等待時間。

緩存關聯(lián)信號

雖然M4K內核不包含任何高速緩存,但仍能指明出現(xiàn)在地址總線上的當前存儲器地址是否可以進行緩存。外部存儲控制器能夠利用這些狀態(tài)信號實現(xiàn)L2高速緩存結構。

M4K SRAM接口在微控制器領域的應用

利用上述這些功能,設計師們能夠對于微控制器系統(tǒng)環(huán)境中使用M4K SRAM接口的多種優(yōu)勢有所認識。

首先,緊密耦合的接口意味著大多數處理任務是在單時鐘周期內完成的。除非當設計師執(zhí)行總線停止時,需要考慮速度較慢的存儲器件的完成周期。而且,連接到該接口的控制邏輯必須只能處理指令和數據,以使整個邏輯設計不那么復雜。另外,可能還要鎖住總線,使原子處理的完成能夠不受排隊周期的影響。SRAM指令執(zhí)行速度要比DRAM快得多。Cold-Fire5329處理器內部集成了32 KB的SRAM,本設計方案將充分利用處理器片內SRAM來對解碼程序進行優(yōu)化。首先對源代碼中的主要解碼函數進行分析,如表1所列??梢钥吹津寗訉懞瘮? (write)、子帶綜合(MPEGSUB_synthesis)、反向修正離散余弦變換(imdct_I)和快速離散余弦變換(fast_dct)對處理器資源消耗較大,幾乎占用80%的解碼時間。根據分析結果,分別把音頻驅動程序和上述解碼函數放進SRAM中執(zhí)行,以提高流媒體解碼器的執(zhí)行速度,降低其對處理器資源的消耗。

固定映射表(FMT)可減少外部存儲控制器所需的邏輯和解碼量。除了存儲器映像外設,以及對微控制器可用的存儲器件絕對尺寸外,有源區(qū)都在定義的邊界之內。

在雙模操作下,指令提取路徑和數據讀/寫路徑是獨立的。這些獨立的數據通道有助于存儲控制器邏輯優(yōu)化存儲器件的類型和尺寸。

中止流水線中,任何處理的能力都有助于在調試環(huán)境中實現(xiàn)快速響應和精確的斷點控制。

基本上,L2緩存可以使用M4K內核的本地信號執(zhí)行,從而簡化L2緩存控制器。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據媒體報道,騰訊和網易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數據產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數據產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數字經濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉