基于J750EX測試系統(tǒng)的SRAM VDSR32M32測試技術研究

作者：王鑫，王烈洋，占連樣，陳像，張水蘋，湯凡，黃小琥，李光

摘要

VDSR32M32是珠海歐比特公司自主研發(fā)的一種高速、大容量的靜態(tài)隨機器(SRAM)用其對大容量數(shù)據(jù)進行高速存取。本文首先介紹了該芯片的結構和原理，其次詳細闡述了基于J750測試系統(tǒng)的測試技術研究，提出了采用J750EX測試系統(tǒng)的DSIO及其他模塊實現(xiàn)對SRAM VDSR16M32進行電性測試及功能測試。另外，針對SRAM的關鍵時序參數(shù)，如TAA(地址變化到數(shù)據(jù)輸出有效時間)、TACS(片選下降到數(shù)據(jù)輸出有效時間)、TOE(讀信號下降到數(shù)據(jù)輸出有效時間)等，使用測試系統(tǒng)為器件施加適當?shù)目刂萍?，完成SRAM的時序配合，從而達到器件性能的測試要求。

1引言

SRAM靜態(tài)隨機存取存儲器是一種具有靜止存取功能的內存，不需要刷新電路技能保存它內部存儲的數(shù)據(jù)。它的主要優(yōu)點是速度快，不必配備刷新電路，可提高整體的工作效率。集成度低，功耗小，相同容量的體積較大，而且價格較高。但在串行低速數(shù)據(jù)到并行高速數(shù)據(jù)轉換的過程中，存儲器起的是數(shù)據(jù)緩沖作用。為了得到更高的傳輸速度和更大的傳輸容量，需要更高的速度和更大容量的存儲器。VDSR32M32是珠海歐比特公司研制出的一種高速、大容量的TTL同步靜態(tài)存儲器，內部由8片256Kbit CMOS SRAM組成，實現(xiàn)了由8個存儲容量為256K×16bits字節(jié)的芯片擴展成容量為1M×32bits的SIP大容量存儲器芯片，同時具有設計簡單，應用靈活等特點。

2VDSR32M32芯片介紹

2.1VDSR32M32的結構

本器件是一種大容量、高速的SRAM。采用了先進的立體封裝技術，把8片高速大容量的SRAM分八層進行疊裝，組成了總容量為32M bit數(shù)據(jù)寬度為32位的大容量存儲器,具體內部結構見圖1. 這種結構不但大大的擴充了存儲器的容量和數(shù)據(jù)位寬，而且還可以在應用時大量節(jié)省了PCB板的使用空間。通過應用了立體封裝的技術縮短了互連導線，從而降低了寄生效應，使得器件具有高性能、高可靠、長壽命、大容量等的性能特點。圖2為VDSR32M32中的任一Block的結構框圖，它主要由控制邏輯、存儲整列等組成。

VDSR32M32主要特性如下：

總容量：32M bit;

工作電壓：3.3V(典型值)，3.0~ 3.6V(范圍值);

數(shù)據(jù)寬度：32位;

訪問周期：12ns;

所有輸入輸出兼容TTL電平;

68腳SOP II 封裝。

圖1 VDSR32M32原理圖

圖2 VDSR32M32內部Block的結構框圖

VDSR32M32立體封裝SRAM芯片采用8片型號為R1RW0416DSB-2PI的基片利用歐比特公司的SIP立體封裝工藝堆疊而成，分為獨立的8個片選信號(#CS0~#CS7)，實現(xiàn)了由8個存儲容量為256K×16bits字節(jié)的芯片擴展成容量為1M×32bits的SIP大容量存儲器芯片。各引腳的功能使用說明如下：

VCC：+3.3V電源輸入端;

VSS：接地引腳;

A0~A17:地址同步輸入端;

#LB：低字節(jié)選擇;

#UB: 高字節(jié)選擇;

#OE：輸出使能, 數(shù)據(jù)讀取時需置為低，寫時置為低;

#CE0/#CE7：片選信號，低電平有效時選中該片;

DQ0~DQ32：數(shù)據(jù)輸入/輸出腳;

#WE: 寫使能信號.

2.2 VDSR32M32電特性。

表 1 產(chǎn)品電特性

2.3VDSR32M32功能操作

表 2 器件功能真值表 1)

注：1)、 X=任意, H=高電平, L=低電平, Z=高阻。

2)、#CSn有效為#CS0、#CS1、#CS2 #CS3、#CS4、#CS5、#CS6和#CS7同時有效。

3 VDSR32M32測試方案

在本案例中，我們選用了Teradyne公司的J750測試系統(tǒng)對VDSR32M32進行全面的性能和功能評價。該器件的測試思路為典型的數(shù)字電路測試方法，即存儲陣列的讀寫功能測試及各項電特性參數(shù)測試。

3.1 J750測試系統(tǒng)簡介

J750測試系統(tǒng)是上海Teradyne公司生產(chǎn)的存儲器自動測試機，Teradyne J750的高容量并行測試能力的設備測試效率可以高達95%。零腳印系統(tǒng)允許測試頭里面可以容納多達1,024 個輸入/輸出(I/O)通道，提供一整套選項，包括轉換器測試選項、內存測試選項、冗余分析和混合信號選項。這些極大地拓寬了測試能力范圍。該系統(tǒng)還有IG-XL (TM) 測試軟件，把最新PC技術和Windows NT操作系統(tǒng)的力量和性能與標準的Windows工具(比如Microsoft Excel 和Visual Basic)融合在一起。

3.2DSIO簡介

DSIO即為Digital Signal Input/Output(數(shù)字信號輸入/輸出)模塊的簡稱，它能使J750EX對數(shù)字信號進行發(fā)送(source)、抓取(capture)及分析(analyze)等操作。此模塊的應用方法十分靈活，轉換測試需要輸入的高速數(shù)字波形，器件寄存器需要動態(tài)寫入的數(shù)字數(shù)據(jù)，獨立存在于數(shù)字測試矢量中的數(shù)據(jù)發(fā)送，以及對上述各類數(shù)據(jù)的抓取操作均可以使用該模塊順利完成。對VDSR16M32的測試就采用了DSIO可以獨立于測試矢量，對個別管腳單獨發(fā)送所需的數(shù)字數(shù)據(jù)這一功能。

3.3 采用J750測試系統(tǒng)DSIO模塊測試方案設計

1)硬件設計

按照J750測試系統(tǒng)的測試通道配置規(guī)則,繪制VDSR32M32的測試轉接板,要對器件速率、工作電流、抗干擾等相關因素進行綜合考量。

2)軟件設計

考慮到使用該模塊為器件提供需要施加激勵信號的特殊性，我們采用了 J750測試系統(tǒng)基于Visual Basic 和Microsoft Excel工具，在IG-XL測試軟件下對程序進行編寫，具體實施步驟如下：

A. 按照J750的標準編程方法，先完成對VDSR32M32的Pin Map、Channel Map、等芯片管腳進行定義;[!--empirenews.page--]

引腳定義

B. 對DC測試項進行定義包括DC Spec、Pin Levels等，此項不需進行Pattern編輯;

C. 編輯pattern所使用的function測試項VOL,VOH,時序參數(shù)包括AC Spec、Time Sets、Test Instance等編輯。

測試界面編輯

3.4VDSR16M32的功能測試

針對SRAM等存儲單元陣列的各類故障模型，如陣列中一個或多個單元的一位或多位固定為0或固定為1故障(Stuck at 0 or 1 fault)、陣列中一個或多個單元固定開路故障(Stuck open fault)、狀態(tài)轉換故障(Transition fault)、數(shù)據(jù)保持故障(Data maintaining fault)、狀態(tài)耦合故障(Coupling fault)等，有相應的多種算法用于對各種故障類型加以測試，本文采用棋盤格CHECKBOARD、全0、全1的測試吧算法。

不論何種算法，對于大容量的存儲器來說，測試矢量的長度也會隨其容量的增加而遞增，相應地，測試時間隨之增長。對此，J750EX測試系統(tǒng)的DSIO模塊可以提供一個很好的解決方案。

3.5VDSR32M32的電性能測試

針對SRAM類存儲器件，其電性測試內容主要有管腳連通性測試(continuity)、管腳漏電流測試(leakage)，管腳工作電流測試(ICC)、休眠電流(ISB)、輸出高/低電平測試(voh/vol)，時序參數(shù)測試(TAA、TACS、TOE等)。

1)PMU簡介

PMU即為Parametric Measurement Unit，可以將其想象為一個電壓表，它可以連接到任一個器件管腳上，并通過force電流去測量電壓或force電壓去測量電流來完成參數(shù)測量工作。當PMU設置為force 電流模式時，在電流上升或下降時，一旦達到系統(tǒng)規(guī)定的值，PMU Buffer就開始工作，即可輸出通過force電流測得的電壓值。同理，當PMU設置為force 電壓模式時， PMU Buffer會驅動一個電平，這時便可測得相應的電流值。SRAM 器件的管腳連通性測試(continuity)、漏電流測試(leakage)、voh/vol測試均采用這樣的方法進行。

2)VDSR32M32的工作電流測試((ICC)、休眠電流(ISB)、時序參數(shù)測試(TAA、TACS、TOE)

VDSR32M32的休眠電流測試不需要編寫pattern測試，而工作電流測試需要測試pattern，，需要注意的是測試靜態(tài)電流時器件的片選控制信號需置成vcc狀態(tài)，測試動態(tài)電流時負載電流(ioh/iol)需設為0 ma。

對時序參數(shù)進行測試時， pattern測試是必不可少的，并需要在Time Sets,Characterization進行相應的時序參數(shù)設置。

下圖為測試項目界面：

參考文獻：

[1] Neamen,D.A.電子電路分析與設計——模擬電子技術[M]。清華大學出版社。2009：118-167.

[2] 珠海歐比特控制工程股份有限公司. VDMR4M08使用說明書[Z]. 2013.