ARM微處理器的編程模型之：數(shù)據(jù)類型

ARM采用的是32位架構，ARM的基本數(shù)據(jù)類型有以下3種。

· Byte：字節(jié)，8bit。

· Halfword：半字，16bit（半字必須于2字節(jié)邊界對齊）。

· Word：字，32bit（字必須于4字節(jié)邊界對齊）。

存儲器可以看作是序號為0～2³²−1的線性字節(jié)陣列。圖3.1所示為ARM存儲器的組織結構。

圖3.1 ARM存儲器組織結構

圖3.1所示為存儲器的一小片區(qū)域，其中每一個字節(jié)都有惟一的地址。字節(jié)可以占用任一位置，圖中給出了幾個例子。長度為1個字的數(shù)據(jù)項占用一組4字節(jié)的位置，該位置開始于4的倍數(shù)的字節(jié)地址（地址最末兩位為00）。圖3.1中包含了3個這樣的例子。半字占有兩個字節(jié)的位置，該位置開始于偶數(shù)字節(jié)地址（地址最末一位為0）。

注意

① ARM系統(tǒng)結構v4以上版本支持以上3種數(shù)據(jù)類型，v4以前版本僅支持字節(jié)和字。

② 當將這些數(shù)據(jù)類型中的任意一種聲明成unsigned類型時，N位數(shù)據(jù)值表示范圍為0～2n−1的非負數(shù)，通常使用二進制格式。

③ 當將這些數(shù)據(jù)類型的任意一種聲明成signed類型時，N位數(shù)據(jù)值表示范圍為−2ⁿ⁻¹～2ⁿ⁻¹−1的整數(shù)，使用二進制的補碼格式。

④ 所有數(shù)據(jù)類型指令的操作數(shù)都是字類型的，如“ADD r1，r0，＃0x1”中的操作數(shù)“0x1”就是以字類型數(shù)據(jù)處理的。

⑤ Load/Store數(shù)據(jù)傳輸指令可以從存儲器存取傳輸數(shù)據(jù)，這些數(shù)據(jù)可以是字節(jié)、半字、字。加載時自動進行字節(jié)或半字的零擴展或符號擴展。對應的指令分別為LDR/BSTRB（字節(jié)操作）、LDRH/STRH（半字操作）、LDR/STR（字操作）。詳見后面的指令參考。

⑥ ARM指令編譯后是4個字節(jié)（與字邊界對齊）。Thumb指令編譯后是2個字節(jié)（與半字邊界對齊）。

浮點運算使用在ARM硬件指令集中未定義的數(shù)據(jù)類型。

盡管如此，但ARM公司在協(xié)處理器指令空間定義了一系列浮點指令。通常這些指令全部可以通過未定義指令異常（此異常收集所有硬件協(xié)處理器不接受的協(xié)處理器指令）在軟件中實現(xiàn)，但是其中的一小部分也可以由浮點運算協(xié)處理器FPA10以硬件方式實現(xiàn)。

另外，ARM公司還提供了用C語言編寫的浮點庫作為ARM浮點指令集的替代方法（Thumb代碼只能使用浮點指令集）。該庫支持IEEE標準的單精度和雙精度格式。C編譯器有一個關鍵字標志來選擇這個歷程。它產(chǎn)生的代碼與軟件仿真（通過避免中斷、譯碼和浮點指令仿真）相比既快又緊湊。

從軟件角度看，內存相對于一個大的字節(jié)數(shù)組，其中每個數(shù)組元素（字節(jié)）都是可尋址的。

ARM支持大端模式（big-endian）和小端模式（little-endian）兩種內存模式。

圖3.2和圖3.3分別顯示了內存的大端模式和小端模式。

圖3.2 大端模式

圖3.3 小端模式

下面的例子顯示了使用內存大/小端（big/little endian）的存取格式。

【例3.1】

程序執(zhí)行前：

r0=0x11223344

執(zhí)行指令：

r1=0x100

STR r0，[r1]

LDRB r2，[r1]

執(zhí)行后：

小端模式下：r2=0x44

大端模式下：r2=0x11

上面的例子向我們提示了一個潛在的編程隱患。在大端模式下，一個字的高地址放的是數(shù)據(jù)的低位，而在小端模式下，數(shù)據(jù)的低位放在內存中的低地址。要小心對待存儲器中一個字內字節(jié)的順序。