在不使用精密電阻的情況下產(chǎn)生負精密基準(zhǔn)電壓

電路功能與優(yōu)勢
　　從正基準(zhǔn)電壓產(chǎn)生負基準(zhǔn)電壓的傳統(tǒng)方法只用反相運算放大器，這種方法需用兩個精密匹配的電阻。如果匹配有誤差，則最終輸出也會產(chǎn)生誤差。利用本文所述電路，無需用精密電阻即可產(chǎn)生一個負精密基準(zhǔn)電壓，從而以更少的元件提供更高的精度。
　
電路描述
　　該電路采用1.25 V高精度串行基準(zhǔn)電壓源ADR127和低噪聲、低失真、低失調(diào)電壓運算放大器AD8603。ADR127提供高精度1.25 V輸出。AD8603是理想的互補產(chǎn)品，功耗極低，具有出色的電源抑制比(PSRR)，并且能采用低至1.8 V的電源電壓工作。本電路中，容許的最低電源電壓為3 V ( ±1.5 V)，使基準(zhǔn)電壓源和運算放大器均保持足夠的裕量。
　
　　請注意，基準(zhǔn)電壓源ADR127為浮地的，其輸入連至+VDD電源，輸出連至AD8603的反相輸入（通過1 kΩ隔離電阻），GND引腳則連至AD8603的輸出。（如果ADR127 GND引腳連至實際電路板的接地層，則該電路將不能正常工作。）在此配置中，ADR127充當(dāng)1.25 V電壓源，連接在運算放大器的反饋環(huán)路內(nèi)。負反饋迫使運算放大器輸出–1.25 V電壓。運算放大器的輸入失調(diào)電壓引起的誤差以及基準(zhǔn)電壓源本身引起的誤差構(gòu)成輸出電壓的全部誤差。流經(jīng)1 kΩ電阻的偏置電流所引起的誤差可忽略不計，因為運算放大器為CMOS，其輸入偏置電流極低。因此，如果負電源電壓接近基準(zhǔn)電壓輸出，則所選的運算放大器必須具有低失調(diào)電壓和軌到軌輸出。

圖1.可產(chǎn)生負1.25 V基準(zhǔn)電壓的電路

　　為使本電路正常工作，必須考慮與基準(zhǔn)電壓源和運算放大器相關(guān)的裕量問題。VDD電源電壓必須足夠大才能滿足基準(zhǔn)電壓源的裕量要求。ADR127要求電源電壓裕量至少為1.45 V (VIN – VOUT)，因此VDD至少應(yīng)為1.5 V（提供50 mV裕量）。對負電源的要求取決于運算放大器輸出級的裕量要求。AD8603具有軌到軌輸出級，但即便如此，本電路也應(yīng)當(dāng)至少提供數(shù)百毫伏的輸出裕量。AD8603必須輸出–1.25 V，因此至少應(yīng)使用–1.5 V的VSS，以提供250 mV輸出裕量。只要裕量要求得到滿足，則可以使用±1.5 V至±2.5 V范圍內(nèi)的任何電源電壓。AD8603的額定電源電壓為5 V，絕對最大電源電壓為6 V或±3 V（使用對稱電源時）。
　
　　0.1 μF電容對其輸入與輸出引腳之間的基準(zhǔn)電壓源進行去耦。1 kΩ電阻將該電容與運算放大器的反相輸入隔離。應(yīng)將一個0.1 μF低電感陶瓷去耦電容（圖中未顯示）與VDD相連，并使其非?？拷@兩個IC。多數(shù)情況下，運算放大器的最終輸出(–VREF)將被深度去耦，這就要求所選的運算放大器在處理較大的容性負載時必須保持穩(wěn)定。典型的去耦網(wǎng)絡(luò)由一個1 μF至10 μF電解電容和一個0.1 μF低電感陶瓷MLCC型電容并聯(lián)構(gòu)成。
　
常見變化
　　經(jīng)驗證，采用圖中所示的元件值，該電路能夠穩(wěn)定地工作，并具有良好的精度。此配置還可以采用ADI公司的其它基準(zhǔn)電壓源和精密運算放大器，形成具有其它合適值的負基準(zhǔn)電壓。
　
　　選擇基準(zhǔn)電壓源與放大器組合時，切勿違背基準(zhǔn)電壓源的電源電壓裕量要求(VIN – VOUT)。由于基準(zhǔn)電壓VOUT = 0，因此+VDD的最小值必須等于或大于電源電壓裕量。例如，要利用5 V精密基準(zhǔn)電壓源ADR365產(chǎn)生–5 V基準(zhǔn)電壓，+VDD至少應(yīng)為5.3 V，因為ADR365的電源電壓裕量要求為300 mV。放大器必須在其輸出端提供–5 V輸出，因此對于本例，16 V、低噪聲、精密、軌到軌運算放大器AD8663將是明智的選擇。VSS應(yīng)設(shè)置為–5.5 V（提供0.5 V負輸出裕量），因為AD8663的電源電壓范圍為16 V，VDD可以為5.3 V至10.5 V范圍內(nèi)的任何值。多數(shù)情況下，電源是對稱的，因此VDD = +5.5 V且VSS = –5.5 V將是不錯的選擇。
　
　　ADR121與適合的運算放大器一起使用，可以產(chǎn)生–2.5 V基準(zhǔn)電壓。由于運算放大器必須輸出–2.5 V電壓，因此至少應(yīng)使用–2.8 V的VSS（假設(shè)存在軌到軌輸出級）。VDD至少必須為+0.3 V，才能滿足ADR121的最小VIN – VOUT要求。如果使用AD8603，則VDD不應(yīng)高于+2.2 V，使AD8603的總電源電壓不超過5 V。如果要求用對稱的2.8 V電源或更高電源（例如±5 V），則必須選用電源電壓更高的運算放大器。
　
進一步閱讀
　　Jung, Walter G. 2002. Op Amp Applications. Analog Devices. ISBN 0916550265. Chapter 7. Also available as Op Amp Applications Handbook. Elsevier/Newnes. 2005. ISBN 0750678445. Chapter 7, http:///library/analogDialogue/archives/39-05/op_amp_applications_handbook.html.
　　Kester, Walt. 2004. Analog-Digital Conversion. Analog Devices. ISBN 0916550273. Chapter 9. Also available as The Data Conversion Handbook. Elsevier/Newnes. 2005. ISBN 0750678410, Chapter 9, http:///library/analogDialogue/archives/39-6/data_ conversion_handbook.html.
　　Zumbahlen, Hank. 2006. Basic Linear Design. Analog Devices. ISBN 0915550281. Chapter 11. Also available as Linear Circuit Design Handbook. Elsevier-Newnes, 2008, ISBN 0750687037, Chapter 11, http:///product.jsp?isbn=9780750687034&ref=CWS1.
　
數(shù)據(jù)手冊和評估板
　　ADR127 Data Sheet. http:///zh/ADR127/productsearch.html.
　　AD8603 Data Sheet. http:///zh/AD8603/productsearch.html.

修訂歷史
　　5/09—Rev. 0 to Rev. A
　　Updated Format ................................................................ Universal
　　10/08—Revision 0: Initial Version

>>>>進入ADI資源中心，下載電子版以及更多資料<<<